能力拓展训练
题 目
学 院 专 业
班 级
姓 名
指导教师
智能抢答器设计
2013年6月24日
能力拓展训练任务书
学生姓名： 专业班级：
指导教师： 工作单位： 自动化学院
题 目: 智能抢答器设计 初始条件：计算机、Max+plusⅡ、EDA实验箱。
要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）
设计智能抢答器，使用8位按键，分别模拟抢答者位数。当在提问时所有的按
键均是被封锁的，即按下无响应。在要求回答时，所有按键同时开放，当某按键最先按下时，立即保持该按键信号封锁其它所有按键，用BCD码形式显示该按键。 提高部分：
记录抢答过程的时间（毫秒）并显示
任务安排：
（1) 设计任务及要求分析
（2) 方案比较及认证说明
（3) 系统原理阐述，写出设计方案结构图。
（4) 软件设计课题需要说明：软件思想，流程图，源程序及程序注释
（5) 调试记录及结果分析、
（6) 总结
（7) 参考资料5篇以上
摘要
本课程设计分为智力竞赛抢答器的分模块设计和智力竞赛抢答器的原理图设计两个层次的设计。在本次设计中，模块设计分为锁存器设计，编码器设计，译码器设计；系统开发平台为MAX plusⅡ ；硬件描述语是VHDL。竞赛者可以分为八组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。当第一个人按下按键后，则在显示器上显示该组的号码，同时电路将其他各组按键封锁，使其不起作用。回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。
关键词:锁存；显示；抢答器；
目录
1 设计任务及要求 .......................................................... 3
1.1 课题设计环境 ...................................................... 3
1.2 课题简单说明 ...................................................... 3
2 设计流程 ................................................................ 4
2.1 设计步骤 .......................................................... 4
2.2 抢答器框图分析 .................................................... 4
2.3 抢答器原理分析 .................................................... 4
3 设计具体操作 ............................................................ 5
3.1锁存器设计 ......................................................... 5
3.1.1 锁存器器电路框图设计 ......................................... 5
3.1.2 锁存器电路程序设计 ........................................... 5
3.1.3 锁存器电路仿真测试 ........................................... 7
3.2 译码电路设计 ...................................................... 7
3.2.1 译码电路框图设计 ............................................. 7
3.2.2 译码电路程序设计 ............................................. 8
3.2.3 译码电路仿真测试 ............................................. 9
3.3 模块整合 .......................................................... 9
3.3.1 编译 ......................................................... 9
3.3.2 仿真 ........................................................ 10
4 调试与具体说明 ......................................................... 11
5 总结与体会 ............................................................. 13
参考文献 ................................................................. 14
本科生能力拓展训练成绩评定表 ............................................. 15
智能抢答器设计
1 设计任务及要求
1.1 课题设计环境
初始条件：计算机、Max+plusⅡ、EDA实验箱
1.2 课题简单说明
设计智能抢答器，使用8位按键，分别模拟抢答者位数。当在提问时所有的按键均是被封锁的，即按下无响应。在要求回答时，所有按键同时开放，当某按键最先按下时，立即保持该按键信号封锁其它所有按键，用BCD码形式显示该按键。
本课程设计，采用以学生自主设计为主，老师指导为辅的原则，让学生有一个充分发挥自我想像的空间，尽可能使学生在这个具有创新思维、难度最高的设计环节获得更多的收益，通过该课程设计更深入更全面地提高使用Max+plusⅡ软件工具完成设计全过程的熟练程度，尤其是要提高仿真和试验开发系统的使用能力，设计最终要做出真实电路并上电检测其功能和性能指标是否达到了预定的目标，最后写出课程设计报告。
2 设计流程
2.1 设计步骤
根据实验要求并结合实际经验，获取此次课程设计的设计步骤，并以此为基础，进行接下来的设计操作。
2.2 抢答器框图分析
经过对实验电路描述的理解，画出本次课程设计所要达成电路的原理框图，如图
2.1。
2.3 抢答器原理分析
通过分析上面的原理框图可以得到，本次课程设计我们可以采用划分模块，运用文本设计与图形设计相结合的方式来简化我们的设计。我们可以将整个电路分为锁存器电路和译码电路两个部分来进行设计，其中抢答部分组要完成对8个小组抢答先后进行判断，而译码电路则是将抢答电路的输出进行译码，输出的信号接7段数码管，达到显示组号的目的。其中要实现抢答电路的功能，我们可以在内部定义一个使能信号，以此来达到控制的目的，当使能信号有效时，抢答电路正常工作，反之锁存器停止工作并保持当前的输出信号。最后通过将这两个模块进行组合，得出最后的电路。
图2.1 抢答器原理框图
3 设计具体操作
3.1锁存器设计
通过分析锁存器电路的功能特点，开始着手设计此模块。
3.1.1 锁存器器电路框图设计
经过思考，得出锁存器电路计算机程序框图，如图3.1。
图3.1 计算机程序框图
3.1.2 锁存器电路程序设计
打开电脑上的Max+plusⅡ快捷图标，启动Max+plusⅡ软件平台，点击新建按钮，新建一个文版编辑器，在其中输入设计好的此模块程序，程序如下：
ENTITY SUOCUNQI IS
PORT(RST:IN STD_LOGIC; ——定义端口
N1,N2,N3,N4,N5,N6,N7,N8:IN STD_LOGIC;
Y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END SUOCUNQI;
ARCHITECTURE behav OF SUOCUN IS
SIGNAL N:STD_LOGIC_VECTOR(7 DOWNTO 0);
SIGNAL ENABLE:STD_LOGIC;
BEGIN
N
PROCESS
BEGIN
IF RST='0' THEN Y
ELSIF ENABLE='1' THEN
CASE N IS
WHEN"01111111"=>YYYYYY
WHEN"11111101"=>Y
WHEN"11111110"=>Y
WHEN OTHERS=>Y
END CASE;
END IF;
END PROCESS;
END;
程序输入完毕后，点击“设为当前按钮”，将此程序设为当前文件，再为程序选择与实验室实验箱相匹配的芯片及FLASH存储器，其中芯片设置为EPF10K10LC84-4，PLASH存储器设为EPC2LC20，设置完成后确定，再将程序保存为名字为SUOCUNQI，后缀为VHD的文件，完成后点击“编译”按钮，平台编译程序开始对SUOCUNQI.VHD进行编译，若最后结果显示“0错误0警告”，则可以进行下一步仿真工作，否则则要对
程序做进一步修改及调试，直到正确为止。
3.1.3 锁存器电路仿真测试
接以上步骤，打开“新建”按钮，新建一个波形编辑器，通过右键将端口添加至波形编辑器中，将仿真结束时间设置为1.5us，然后开始绘制初始波形，完成后点击仿真，最后得到的仿真波形图如图3.2。
图3.2 仿真波形图
分析以上的仿真波形可以发现当RST=0，输出Y被复位为FF（11111111），当RST=1时，若输入信号发生变化，则输出变为变化后的输入信号，若以后输入信号继续发生变化，输出也不做改变保持当前的值，可以看出符合电路的预期功能。
3.2 译码电路设计
通过分析抢答器电路的功能特点，开始着手设计此模块。
3.2.1 译码电路框图设计
经过思考，得出译码器电路计算机程序框图，如图3.3。
图3.3 译码电路框图
3.2.2 译码电路程序设计
打开电脑上的Max+plusⅡ快捷图标，启动Max+plusⅡ软件平台，点击新建按钮，新建一个文版编辑器，在其中输入设计好的此模块程序，程序如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY YIMAQI IS
PORT(Y0:IN STD_LOGIC_VECTOR(7 DOWNTO 0); ——定义端口
SHENGYIN:OUT STD_LOGIC;
M:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));
END YIMAQI;
ARCHITECTURE one OF YIMAQI IS
BEGIN
PROCESS(Y0)
BEGIN
CASE Y0 IS
WHEN "11111111"=>MMM
WHEN "11011111"=>M
WHEN "11101111"=>M
WHEN "11110111"=>M
WHEN "11111011"=>M
WHEN "11111101"=>M
WHEN "11111110"=>M
WHEN OTHERS=>M
END CASE;
END PROCESS;
END one;
程序输入完毕后，点击“设为当前按钮”，将此程序设为当前文件，再为程序选择
与实验室实验箱相匹配的芯片及FLASH存储器，其中芯片设置为EPF10K10LC84-4，PLASH存储器设为EPC2LC20，设置完成后确定，再将程序保存为名字为YIMAQI，后缀为VHD的文件，完成后点击“编译”按钮，平台编译程序开始对YIMAQI.VHD进行编译，若最后结果显示“0错误0警告”，则可以进行下一步仿真工作，否则则要对程序做进一步修改及调试，直到正确为止。
3.2.3 译码电路仿真测试
接以上步骤，打开“新建”按钮，新建一个波形编辑器，通过右键将端口添加至波形编辑器中，将仿真结束时间设置为2.0us，然后开始绘制初始波形，完成后点击仿真，最后得到的仿真波形图如图3.4。
图3.4 仿真波形图
通过观察以上仿真波形图，可以轻易看出译码器能够按照预想的译码规则进行工作，当抢答信号输入译码器后，译码器输出可以准确得出此小组的编号，并输出高电平信号（可接蜂鸣器），由此看出符合电路预期功能。
3.3 模块整合
3.3.1 编译
设计好以上两个模块后，打开Max+plusⅡ软件，点击“新建”按钮，新建一个图形编辑器，通过鼠标右键导入经过编译形成的两个名为SUOCUNQI.SYM和YIMAQI.SYM的文件（锁存器和译码器的模块文件），同时添加进需要的输入输出端口，然后进行连线级端口名字的更改，完成后点击“设为当前”按钮，将此文件设为当前文件，再为程序选择与实验室实验箱相匹配的芯片及FLASH存储器，其中芯片设置为EPF10K10LC84-4，PLASH存储器设为EPC2LC20，设置完成后确定，再将程序保存为名字为QIANGDAQI，后缀为GDF的文件，完成后点击“编译”按钮，平台编译程序开始对QIANGDAQI.GDF进行编译，若最后结果显示“0错误0警告”，则可以进行下一步仿真工作，否则则要对程序做进一步修改及调试，直到正确为止。得出的整合电路图如图3.5。
图3.5 整合电路图
3.3.2 仿真
接以上步骤，打开“新建”按钮，新建一个波形编辑器，通过右键将端口添加至波形编辑器中，将仿真结束时间设置为2.0us，然后开始绘制初始波形，完成后点击仿真，最后得到的仿真波形图如图3.6。
图3.6 仿真波形图
通过观察并分析以上波形图。可以发现锁存器电路与译码器电路均工作正常，当有一小组按下抢答器后，输出一个接蜂鸣器的高电平，接7段数码显示译码器的信号显示组号，对后来按下抢答器的小组不做反应，最后通过复位信号复位后又可以进行下一轮的抢答，由此可以判定抢答器的电路功能基本正常，可以开始下一步的实物检测。
4 调试与具体说明
通过以上步骤，自己所设计的电路可以进行最后的实物检测了。打开实验室电脑，将自己设计的电路文件夹拷入电脑中，运行 Max+plusⅡ软件后，再连接好实验箱电源线及实验箱与电脑之间的信号传输线，打开实验箱电源，在Max+plusⅡ软件上找到下载程序选项，将拷入文件夹中的QIANGDAQI.POF文件添加进下载列表，点击下载按钮，开始下载文件（此时实验箱上面个的指示灯处于闪烁状态），下载完成后，关闭实验箱电源，通过单击菜单栏“Max+plusⅡ”→“Floorplan Editor”打开端口分配图，然后按照端口分配图进行连线。其中RST、N1、N2、N3、N4、N5、N6、N7、N8所分配的端口分别接上实验箱上面的按钮开关，M0、M1、M2、M3、M4、M5、M6分别对应接7段数码显示译码器的a、b、c、d、e、f、g端口，SHENGYIN所分配的端口接蜂鸣器，编译保存如图
4.1。
图4.1 端口分布图
完成接线后，打开实验箱电源，按下复位按钮，数码管显示0，蜂鸣器无声音；按下1，数码管显示1，蜂鸣器发声；复位后按下2，数码管显示2，蜂鸣器发声；复位后按下3，数码管显示3，蜂鸣器发声；复位后按下4，数码管显示4，蜂鸣器发声；复位后按下5，数码管显示5，蜂鸣器发声；复位后按下6，数码管显示6，蜂鸣器发声；复位后按下7，数码管显示7，蜂鸣器发声；复位后按下8，数码管显示8，蜂鸣器发声；若按下某一组对应的按钮后，再按下另几组对应的按钮，此时数码管显示的数为第一次按下按钮对应的组数。
通过以上观察实验现象，可以证实实验电路功能的完整性，可以经指导老师检查验收，进行课程设计报告的整理及书写。
5 总结与体会
在此次课程设计中，我们小组自行设计出真实电路，并上电检验其功能是否达到预定的目标，完成课程设计报告，达到了此次课程设计的目的。在设计的过程中，我从系统顶层模块的划分、各功能模块的硬件语言描述（编程）、各模块及整体电路仿真、到最后下载到可编程器件实现真实的电路，亲自体验了一次采用现代电子设计自动化技术完成一个电子系统设计的全过程。得到了一次自主使用VHDL语言描述电路功能的训练机会，从而提高对VHDL语言的使用能力，加深对仿真在设计中的重要作用的认识，提高对使用EDA设计软件Max+plusⅡ的熟练程度，最终获得初步的电子系统设计经验，为毕业设计和将来从事电子设计的相关工作打下基础。
在设计过程中，我也遇到了很多困难，但是通过老师以及同学帮助，再加上自己的努力，终于克服了各种困难，最终完成了这次设计任务。这无形中提高了自己的信心以及对专业的认识程度，有助于以后的学习。对于EDA这门课来说，自己也有很大的收获，通过这次设计，自己对利用EDA技术设计电路的整个流程有了全面的了解及掌握，巩固了EDA技术的理论知识，基本达到了EDA技术这门课的基本教学要求。
参考文献
[1] 谭会生，张昌凡．EDA 技术及应用．西安：西安电子科技大学出版社．2004．
[2] 孙晓明．EDA实验指导书．武汉：武汉理工大学教材中心，2007．1
[3]陈大钦.电子技术基础实验.第五版.高等教育出版社.2003．
[4]刘洪喜 陆颖.VHDL电路设计实用教程.第二版.清华大学出版社.1999．
[5] 黄科，艾琼龙．EDA数字系统设计案例实践．清华大学出版社，2010．
本科生能力拓展训练成绩评定表
指导教师签字：
2013 年 月 日
能力拓展训练
题 目
学 院 专 业
班 级
姓 名
指导教师
智能抢答器设计
2013年6月24日
能力拓展训练任务书
学生姓名： 专业班级：
指导教师： 工作单位： 自动化学院
题 目: 智能抢答器设计 初始条件：计算机、Max+plusⅡ、EDA实验箱。
要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）
设计智能抢答器，使用8位按键，分别模拟抢答者位数。当在提问时所有的按
键均是被封锁的，即按下无响应。在要求回答时，所有按键同时开放，当某按键最先按下时，立即保持该按键信号封锁其它所有按键，用BCD码形式显示该按键。 提高部分：
记录抢答过程的时间（毫秒）并显示
任务安排：
（1) 设计任务及要求分析
（2) 方案比较及认证说明
（3) 系统原理阐述，写出设计方案结构图。
（4) 软件设计课题需要说明：软件思想，流程图，源程序及程序注释
（5) 调试记录及结果分析、
（6) 总结
（7) 参考资料5篇以上
摘要
本课程设计分为智力竞赛抢答器的分模块设计和智力竞赛抢答器的原理图设计两个层次的设计。在本次设计中，模块设计分为锁存器设计，编码器设计，译码器设计；系统开发平台为MAX plusⅡ ；硬件描述语是VHDL。竞赛者可以分为八组，抢答时各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。当第一个人按下按键后，则在显示器上显示该组的号码，同时电路将其他各组按键封锁，使其不起作用。回答完问题后，由主持人将所有按键恢复，重新开始下一轮抢答。
关键词:锁存；显示；抢答器；
目录
1 设计任务及要求 .......................................................... 3
1.1 课题设计环境 ...................................................... 3
1.2 课题简单说明 ...................................................... 3
2 设计流程 ................................................................ 4
2.1 设计步骤 .......................................................... 4
2.2 抢答器框图分析 .................................................... 4
2.3 抢答器原理分析 .................................................... 4
3 设计具体操作 ............................................................ 5
3.1锁存器设计 ......................................................... 5
3.1.1 锁存器器电路框图设计 ......................................... 5
3.1.2 锁存器电路程序设计 ........................................... 5
3.1.3 锁存器电路仿真测试 ........................................... 7
3.2 译码电路设计 ...................................................... 7
3.2.1 译码电路框图设计 ............................................. 7
3.2.2 译码电路程序设计 ............................................. 8
3.2.3 译码电路仿真测试 ............................................. 9
3.3 模块整合 .......................................................... 9
3.3.1 编译 ......................................................... 9
3.3.2 仿真 ........................................................ 10
4 调试与具体说明 ......................................................... 11
5 总结与体会 ............................................................. 13
参考文献 ................................................................. 14
本科生能力拓展训练成绩评定表 ............................................. 15
智能抢答器设计
1 设计任务及要求
1.1 课题设计环境
初始条件：计算机、Max+plusⅡ、EDA实验箱
1.2 课题简单说明
设计智能抢答器，使用8位按键，分别模拟抢答者位数。当在提问时所有的按键均是被封锁的，即按下无响应。在要求回答时，所有按键同时开放，当某按键最先按下时，立即保持该按键信号封锁其它所有按键，用BCD码形式显示该按键。
本课程设计，采用以学生自主设计为主，老师指导为辅的原则，让学生有一个充分发挥自我想像的空间，尽可能使学生在这个具有创新思维、难度最高的设计环节获得更多的收益，通过该课程设计更深入更全面地提高使用Max+plusⅡ软件工具完成设计全过程的熟练程度，尤其是要提高仿真和试验开发系统的使用能力，设计最终要做出真实电路并上电检测其功能和性能指标是否达到了预定的目标，最后写出课程设计报告。
2 设计流程
2.1 设计步骤
根据实验要求并结合实际经验，获取此次课程设计的设计步骤，并以此为基础，进行接下来的设计操作。
2.2 抢答器框图分析
经过对实验电路描述的理解，画出本次课程设计所要达成电路的原理框图，如图
2.1。
2.3 抢答器原理分析
通过分析上面的原理框图可以得到，本次课程设计我们可以采用划分模块，运用文本设计与图形设计相结合的方式来简化我们的设计。我们可以将整个电路分为锁存器电路和译码电路两个部分来进行设计，其中抢答部分组要完成对8个小组抢答先后进行判断，而译码电路则是将抢答电路的输出进行译码，输出的信号接7段数码管，达到显示组号的目的。其中要实现抢答电路的功能，我们可以在内部定义一个使能信号，以此来达到控制的目的，当使能信号有效时，抢答电路正常工作，反之锁存器停止工作并保持当前的输出信号。最后通过将这两个模块进行组合，得出最后的电路。
图2.1 抢答器原理框图
3 设计具体操作
3.1锁存器设计
通过分析锁存器电路的功能特点，开始着手设计此模块。
3.1.1 锁存器器电路框图设计
经过思考，得出锁存器电路计算机程序框图，如图3.1。
图3.1 计算机程序框图
3.1.2 锁存器电路程序设计
打开电脑上的Max+plusⅡ快捷图标，启动Max+plusⅡ软件平台，点击新建按钮，新建一个文版编辑器，在其中输入设计好的此模块程序，程序如下：
ENTITY SUOCUNQI IS
PORT(RST:IN STD_LOGIC; ——定义端口
N1,N2,N3,N4,N5,N6,N7,N8:IN STD_LOGIC;
Y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END SUOCUNQI;
ARCHITECTURE behav OF SUOCUN IS
SIGNAL N:STD_LOGIC_VECTOR(7 DOWNTO 0);
SIGNAL ENABLE:STD_LOGIC;
BEGIN
N
PROCESS
BEGIN
IF RST='0' THEN Y
ELSIF ENABLE='1' THEN
CASE N IS
WHEN"01111111"=>YYYYYY
WHEN"11111101"=>Y
WHEN"11111110"=>Y
WHEN OTHERS=>Y
END CASE;
END IF;
END PROCESS;
END;
程序输入完毕后，点击“设为当前按钮”，将此程序设为当前文件，再为程序选择与实验室实验箱相匹配的芯片及FLASH存储器，其中芯片设置为EPF10K10LC84-4，PLASH存储器设为EPC2LC20，设置完成后确定，再将程序保存为名字为SUOCUNQI，后缀为VHD的文件，完成后点击“编译”按钮，平台编译程序开始对SUOCUNQI.VHD进行编译，若最后结果显示“0错误0警告”，则可以进行下一步仿真工作，否则则要对
程序做进一步修改及调试，直到正确为止。
3.1.3 锁存器电路仿真测试
接以上步骤，打开“新建”按钮，新建一个波形编辑器，通过右键将端口添加至波形编辑器中，将仿真结束时间设置为1.5us，然后开始绘制初始波形，完成后点击仿真，最后得到的仿真波形图如图3.2。
图3.2 仿真波形图
分析以上的仿真波形可以发现当RST=0，输出Y被复位为FF（11111111），当RST=1时，若输入信号发生变化，则输出变为变化后的输入信号，若以后输入信号继续发生变化，输出也不做改变保持当前的值，可以看出符合电路的预期功能。
3.2 译码电路设计
通过分析抢答器电路的功能特点，开始着手设计此模块。
3.2.1 译码电路框图设计
经过思考，得出译码器电路计算机程序框图，如图3.3。
图3.3 译码电路框图
3.2.2 译码电路程序设计
打开电脑上的Max+plusⅡ快捷图标，启动Max+plusⅡ软件平台，点击新建按钮，新建一个文版编辑器，在其中输入设计好的此模块程序，程序如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY YIMAQI IS
PORT(Y0:IN STD_LOGIC_VECTOR(7 DOWNTO 0); ——定义端口
SHENGYIN:OUT STD_LOGIC;
M:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));
END YIMAQI;
ARCHITECTURE one OF YIMAQI IS
BEGIN
PROCESS(Y0)
BEGIN
CASE Y0 IS
WHEN "11111111"=>MMM
WHEN "11011111"=>M
WHEN "11101111"=>M
WHEN "11110111"=>M
WHEN "11111011"=>M
WHEN "11111101"=>M
WHEN "11111110"=>M
WHEN OTHERS=>M
END CASE;
END PROCESS;
END one;
程序输入完毕后，点击“设为当前按钮”，将此程序设为当前文件，再为程序选择
与实验室实验箱相匹配的芯片及FLASH存储器，其中芯片设置为EPF10K10LC84-4，PLASH存储器设为EPC2LC20，设置完成后确定，再将程序保存为名字为YIMAQI，后缀为VHD的文件，完成后点击“编译”按钮，平台编译程序开始对YIMAQI.VHD进行编译，若最后结果显示“0错误0警告”，则可以进行下一步仿真工作，否则则要对程序做进一步修改及调试，直到正确为止。
3.2.3 译码电路仿真测试
接以上步骤，打开“新建”按钮，新建一个波形编辑器，通过右键将端口添加至波形编辑器中，将仿真结束时间设置为2.0us，然后开始绘制初始波形，完成后点击仿真，最后得到的仿真波形图如图3.4。
图3.4 仿真波形图
通过观察以上仿真波形图，可以轻易看出译码器能够按照预想的译码规则进行工作，当抢答信号输入译码器后，译码器输出可以准确得出此小组的编号，并输出高电平信号（可接蜂鸣器），由此看出符合电路预期功能。
3.3 模块整合
3.3.1 编译
设计好以上两个模块后，打开Max+plusⅡ软件，点击“新建”按钮，新建一个图形编辑器，通过鼠标右键导入经过编译形成的两个名为SUOCUNQI.SYM和YIMAQI.SYM的文件（锁存器和译码器的模块文件），同时添加进需要的输入输出端口，然后进行连线级端口名字的更改，完成后点击“设为当前”按钮，将此文件设为当前文件，再为程序选择与实验室实验箱相匹配的芯片及FLASH存储器，其中芯片设置为EPF10K10LC84-4，PLASH存储器设为EPC2LC20，设置完成后确定，再将程序保存为名字为QIANGDAQI，后缀为GDF的文件，完成后点击“编译”按钮，平台编译程序开始对QIANGDAQI.GDF进行编译，若最后结果显示“0错误0警告”，则可以进行下一步仿真工作，否则则要对程序做进一步修改及调试，直到正确为止。得出的整合电路图如图3.5。
图3.5 整合电路图
3.3.2 仿真
接以上步骤，打开“新建”按钮，新建一个波形编辑器，通过右键将端口添加至波形编辑器中，将仿真结束时间设置为2.0us，然后开始绘制初始波形，完成后点击仿真，最后得到的仿真波形图如图3.6。
图3.6 仿真波形图
通过观察并分析以上波形图。可以发现锁存器电路与译码器电路均工作正常，当有一小组按下抢答器后，输出一个接蜂鸣器的高电平，接7段数码显示译码器的信号显示组号，对后来按下抢答器的小组不做反应，最后通过复位信号复位后又可以进行下一轮的抢答，由此可以判定抢答器的电路功能基本正常，可以开始下一步的实物检测。
4 调试与具体说明
通过以上步骤，自己所设计的电路可以进行最后的实物检测了。打开实验室电脑，将自己设计的电路文件夹拷入电脑中，运行 Max+plusⅡ软件后，再连接好实验箱电源线及实验箱与电脑之间的信号传输线，打开实验箱电源，在Max+plusⅡ软件上找到下载程序选项，将拷入文件夹中的QIANGDAQI.POF文件添加进下载列表，点击下载按钮，开始下载文件（此时实验箱上面个的指示灯处于闪烁状态），下载完成后，关闭实验箱电源，通过单击菜单栏“Max+plusⅡ”→“Floorplan Editor”打开端口分配图，然后按照端口分配图进行连线。其中RST、N1、N2、N3、N4、N5、N6、N7、N8所分配的端口分别接上实验箱上面的按钮开关，M0、M1、M2、M3、M4、M5、M6分别对应接7段数码显示译码器的a、b、c、d、e、f、g端口，SHENGYIN所分配的端口接蜂鸣器，编译保存如图
4.1。
图4.1 端口分布图
完成接线后，打开实验箱电源，按下复位按钮，数码管显示0，蜂鸣器无声音；按下1，数码管显示1，蜂鸣器发声；复位后按下2，数码管显示2，蜂鸣器发声；复位后按下3，数码管显示3，蜂鸣器发声；复位后按下4，数码管显示4，蜂鸣器发声；复位后按下5，数码管显示5，蜂鸣器发声；复位后按下6，数码管显示6，蜂鸣器发声；复位后按下7，数码管显示7，蜂鸣器发声；复位后按下8，数码管显示8，蜂鸣器发声；若按下某一组对应的按钮后，再按下另几组对应的按钮，此时数码管显示的数为第一次按下按钮对应的组数。
通过以上观察实验现象，可以证实实验电路功能的完整性，可以经指导老师检查验收，进行课程设计报告的整理及书写。
5 总结与体会
在此次课程设计中，我们小组自行设计出真实电路，并上电检验其功能是否达到预定的目标，完成课程设计报告，达到了此次课程设计的目的。在设计的过程中，我从系统顶层模块的划分、各功能模块的硬件语言描述（编程）、各模块及整体电路仿真、到最后下载到可编程器件实现真实的电路，亲自体验了一次采用现代电子设计自动化技术完成一个电子系统设计的全过程。得到了一次自主使用VHDL语言描述电路功能的训练机会，从而提高对VHDL语言的使用能力，加深对仿真在设计中的重要作用的认识，提高对使用EDA设计软件Max+plusⅡ的熟练程度，最终获得初步的电子系统设计经验，为毕业设计和将来从事电子设计的相关工作打下基础。
在设计过程中，我也遇到了很多困难，但是通过老师以及同学帮助，再加上自己的努力，终于克服了各种困难，最终完成了这次设计任务。这无形中提高了自己的信心以及对专业的认识程度，有助于以后的学习。对于EDA这门课来说，自己也有很大的收获，通过这次设计，自己对利用EDA技术设计电路的整个流程有了全面的了解及掌握，巩固了EDA技术的理论知识，基本达到了EDA技术这门课的基本教学要求。
参考文献
[1] 谭会生，张昌凡．EDA 技术及应用．西安：西安电子科技大学出版社．2004．
[2] 孙晓明．EDA实验指导书．武汉：武汉理工大学教材中心，2007．1
[3]陈大钦.电子技术基础实验.第五版.高等教育出版社.2003．
[4]刘洪喜 陆颖.VHDL电路设计实用教程.第二版.清华大学出版社.1999．
[5] 黄科，艾琼龙．EDA数字系统设计案例实践．清华大学出版社，2010．
本科生能力拓展训练成绩评定表
指导教师签字：
2013 年 月 日