题 目：
院 校： 专 业：
学生姓名： 黄宇鸿
学 号： 0902105013
指导老师：
课题时间：
2011年5月31日
设计任务书
设计目的：
使我们在学习完《电子技术基础》上，更加牢固深化和巩固数字逻辑电路的基本概念；系统地掌握逻辑电路的分析和设计方法；熟悉一些典型的、有代表性的线路及其应用特性；通过此次亲自动手设计课程实验，培养设计与调试数字电路的能力。为学好后续课作好准备。
设计内容：
1、设计具有“分”、“时”十进制数字显示的电子钟。
2、小时的计时为24进制，分（秒）的计时为60进制。
3、具有时间校对功能，分别对“分”、“时”进行校对。
4、采用74系列中小规模集成器件。
所需器件：（个人用）
1、集成芯片：74LS48（4片）、74LS160（4片）、74LS00（2片）、74LS04（1片）、NE555（1片）、共阴七段数码管（4个）。
2、元器件：电容：电解电容（10μF 1个）、瓷片电容（10nF 3个）。
3、电阻：3.3k Ω（2个）、15k Ω（1个）、68k Ω（1个）。
4、其他器件：面包板（4块）、导线（红、白线若干）、LED 红色发光二极管（1个）。
5、制作工具：镊子，钳子，万用表，试验用可调直流电源。
设计正文
一、系统概述：
1.1设计背景与意义：
随着人类的进步科学技术的发展，时间观也越来越被人们重视，而能够准确的知道时间能够提高人们的工作效率，能更好的在规定的时间内完成所规定的工作。因此能有随时随地的知道当前时间是非常重要的。随着科学技术的发展，单片机技术的不断完善，使得数字钟得设计变得更加灵便、更加简单、功能更加完善、计时更加准确。
1.2总体方案设计：
根据系统设计的要求和设计思路，确定该系统的设计结构。如下图。硬件电路主要由74系列集成块、集成定时器NE555、共阴七段数码管显示、LED 二
极管构成。如下附图。
1.3相关方案的比较说明：
方案一：采用6个阴七段数码显示器，应用器件于接线较多，较为繁琐，但计时相对准确，符合课程设计要求。如下附图：
方案二：采用4个阴七段数码显示器，应用器件较少，接线较为简单，具
有体积小，集成度高，可靠性能好，易于扩展等优点，又符合课程设计要求。如下附图：
综上所示，在这个设计中，考虑到同学们对于各个元器件的应用熟练度，以及购买器件总价等因素，班级统一决定选择以方案二为模板进行课程设计。
二、单元电路设计与分析：
2.1 时钟脉冲电路—NE555单元电路：如下附图
工作原理：5脚经0.01uF 电容接地，比较器C1和C2的比较电压为：UR1=2/3VCC、UR2=1/3VCC。
当VI1＞2/3VCC，VI2＞1/3VCC时，比较器C1输出低电平，比较器C2输出高电平，基本RS 触发器置0，G3输出高电平，放电三极管TD 导通，定时器输出低电平。
当VI1＜2/3VCC，VI2＞1/3VCC时，比较器C1输出高电平，比较器C2输出高电平，基本RS 触发器保持原状态不变，555定时器输出状态保持不来。
当VI1＞2/3VCC，VI2＜1/3VCC时，比较器C1输出低电平，比较器C2输出低电平，基本RS 触发器两端都被置1，G3输出低电平，放电三极管TD 截止，定时器输出高电平。
当VI1＜2/3VCC，VI2＜1/3VCC时，比较器C1输出高电平，比较器C2输出低电平，基本RS 触发器置1，G3输出低电平，放电三极管TD 截止，定时器输出高电平。
2.2计数器单元电路—74LS160：
74LS160功能表如下图：
74LS160构成秒的六十进制计数器：
数字钟的“秒”、“分”信号产生电路都是由六十进制计数器构成，“时”信号产生电路为二十四进制计数器。它们都可以用两个“可予制四位二进制异步清除”计数器来实现。利用74LS160芯片的预置数功能，也可以构成不同进制的计数器。因为一片74LS160内含有一个四位二进制异步清除计数器，因此需用两片74LS160就可以构成六十进制计数器了。集成电路74LS160芯片的电路其中（如图3）CP 为时钟脉冲输入端，D0、D1、D2、D3为预置数输入端， 为置数控制端， 为异步复位端，二者均为低电平有效；Q0、Q1、Q2、Q3为计数器的输出端。
74LS160管脚排列图（如右图）
a ：计数功能：
当 = =CTP=CTT=1，CP=CP↑时，实现计数功能。
b ：同步并行置数功能：
当 =1时，预置控制端 =0，并且 CP=CP↑时，
Q3Q2Q1Q0= D3D2D1D0，实现同步预置数功能。
c ：保持功能：
当 = =1且CTP•CTT=0时，输出Q3Q2Q1Q0
保持不变。d ：异步清零功能： 秒个位计数器
47LS160被接成十进制计数器，其置数输入端A 、B 、C 、D （3脚4脚5脚6脚）接低电平，LD 、ENT 、ENP （9脚10脚7脚）接高电平，秒脉冲由CP （2脚）端输入。计数器的输出端QA 、QB 、QC 、QD （14脚13脚12脚11脚）接译码电路74LS48的输入端A 、B 、C 、D 。当秒脉冲输入时，电路状态按二进制自然序列依次递增1，QA 、QB 、QC 、QD 输出为0000、0001、0010、0011、0100、0101、0110、0111、1000、1001，当输出为1010也就是10时，QA 、QC 输出都为1，经过一个与非门后一路经反相后送入或非门的一个输入端，输出送往计数器的清零端RD 使秒计数器清零，另一路经反相后作为进位脉冲送入秒十位计数器的脉冲输入端。
秒十位计数器
在这里74LS160被接成六进制计数器，接法与秒个位计数器相同，秒个位计数器送来的进位脉冲送入秒使位计数器的脉冲输入端，使其按二进制自然序依次递增1，QA 、QB 、QC 、QD 端输出为0000、0001、0010、0011、0100、0101，当输出为0110也就是6时，QB 、QC 输出为1，QA 、QD 输出为0，QB 、QC 经过一个与非门后一路先送往秒十位计数器的清零端，然后取反接或非门的另一个输入端后送入秒个位计数器的清零端，将整个秒计数器清零，另一路经反相后作为进位脉冲送入分个位计数器的脉冲输入端。
分计数器的连接方法与秒计数器相同，分计数器向时计数器送进位脉冲。秒、分的六十进制计数器的构成如下附图所示：
74LS160构成小时的二十四进制计数器
二十四进制计数器，也是用两个74LS160集成块来实现的，方法与二十四进制计数器大同小异，但其要求个位是十进制，状态变化在0000～1001间循环，十位是二进制，状态变化在0000～0010间循环，显示为0~23时。
由分计数器送来的进位脉冲送入时个位计数器，电路在分进位脉冲的作用下按二进制自然序依次递增1，当计数到24，这时小时个位输出0100（也就是4），小时十位输出0010（也就是2），小时十位计数器只有QC 端有输出，小时个位计数器只有QB 端有输出，将QC 、QB 端接一个二输入与非门，与非门输出一路先送入十位计数器的清零端然后取反送入或非门的另一个输入端，输出接小时个位计数器的清零端，其每10小时清零并向小时十位计数器送进位脉冲，当十位输出为二，小时个位输出为四时，将整个电路清零，另一路取反后作为星期进位脉冲送入星期显示电路的脉冲输入端，完成24小时的显示及向星期电路送星期进位脉冲的功能。二十四进制计数器的构成如附图2.22所示：
2.3 译码与显示电路—74LS48、七段共阴显示器译：如下附图
译码器驱动共阴极数码管电路
从74LS48的A 、B 、C 、D 端输入二进制数即可完成显示功能。
2.4 校时电路：
对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分钟校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1HZ 的校时脉冲计数。“慢校时”是用手动产生单脉冲作为校时脉冲。图1-6为校“时”、校“分”电路。其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，它们的控制功能如下表所示。校
时脉冲采用分频器输出的1HZ 脉冲，当S1或S2分别为“0”时可进行“快校时”。如果校时脉冲由单脉冲是产生器提供。则可以进行“慢校时”。
需要注意的是，校时电路是由与非门构成的组合电路，开关S1或S2为“0”或为“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路。如下附图所示：
校时电路
三：电路的安装与调试：
3.1 电路安装：
试验用组成电子钟各类元器件，由我负责统一到厦门岛内电子城购买，元
器件的种类及个数已在开题处表明。购置清单（总体）如下：
集成芯片：74LS48（150片）、74LS160（150片）、74LS00（80片）、74LS04（80片）、NE555（80片）、共阴七段数码管（200个）。
元器件：电容：电解电容（10uF 个）、瓷片电容（10nF 个）。
电阻：3.3k Ω（个）、15k Ω（个）、68k Ω（个）。
其他器件：面包板（152块）、导线（红、白线2捆，100M/捆）、LED 红色发光二极管（80个）。
依据图纸要求，仿图纸线路接线，分无校时电路和有校时电路接线，实物图如附图3.11、3.12所示：
3.2 电路调试：
（附录一有无校时电路和有校时电路接法）
1、调试方法步骤：
我采用由上到下分模块进行调试的方法。
2、调试过程：
首先进行单独测试项目： 调试共阴七段数码管，将试验用可调直流电源旋钮调整到+1.7~+1.8V，将黑线连至数码管GND ，红线分别接触数码管a~g端口，只有每个发光管都分别亮起，说明数码管正常。 单独测试NE555集成块是否正常。按逻辑图要求完成NE555集成块单独接线，另在其管脚1、3间串联一个红色发光二极管，以示NE555是否在接电源后，二极管闪烁频率正确。将集成块GND （1端口）接地，VDD 接可调直流电源+5V。若接线无误，则二极管将1秒闪烁1次。
其次，连接好74LS48与数码管的各个管脚。将集成块与数码管GND 接地，VDD 接+5V。若要使数码管显示0~9，只要在对应的74LS48集成块的输入端D~A（对应6、2、1、7管脚）输入0000~1001的不同逻辑电平即可。如有按以上说法显示，则表示接线正确；没有，则表示接线或线路有误，需要重新检查。
再而，将74LS160、74LS00与74LS48按逻辑图要求接线，并利用测试好的NE555测试该级是否正常。将NE555集成块3端口引出一条线，分别接入每一块74LS160的2端口，若每一块数码管能正常显示0~9，则表示接线正确；没有，则表示接线或线路有误，需要重新检查。
最后，在不接校时电路的情况下，将NE555接入已测试正确的上述逻辑电路中，接入GND 与VDD 后，后两位数码管能显示00~59，并在60时清零；前两位数码管能显示00~23，并接受后两位数码管在60清零时的进位信号，最后在24时清零。
（附加）校时电路。首先将NE555连接逻辑电路的引线撤出，然后按逻辑图所示接入以74LS00为主的校时电路，最后将NE555时钟脉冲引线分别接入对应的2块74LS00的校时电路接口。在接入必要的GND 与VDD 后，合并K1或K2开关，可发现，随着时钟脉冲的信号，前两位数码管或秒十位计数器与秒个位计数器同一样的频率向下一位数字跳动。
3、出现问题、解决方法：
在以上调试电路过程中，遇到以下几类问题及解决该问题方法：
在调试共阴七段数码管时，由于对器件的不熟悉，以致刚开始加的电压过高（+5V），使共阴七段数码管直接烧毁；后经同学指导，从1V 开始测试，直至调至1.7V 时，数码管能正常发光。
对74系列的各类集成块不熟悉，以致在接入第三级（74LS160）电路时，多个管脚接错，致使对第三级电路调试时，数码管无法正常显示；后在老师和几位同学的帮助下，并且查阅了有关书籍之后，明确了该实验所有用到的集成块内部构造，在检查了每一个管脚的接口后，发现秒计时器对应的74LS160的3、4、5、6端口接错，并及时更正，后再进行测试，数码管显示正确。
完成基本电子钟线路接线（无校时电路）时，接入GND 与VDD 后，NE555上的二极管照常发光，但是数码管并未显示任何数字；后请教同学，学会使用万用表检测电路的方法，很快便找到了原因，由于一时疏忽，漏接了74LS00集成块的GND 和某些线路接触不良，排除这些问题后，我的电子钟终于能正常显示了！
（后续）掌握了基本的器件知识，在接入校时电路时，就没有碰到任何问题了，一次性成功。
第四章：结束语：
4.1 设计结论：
数字钟可以正常运行, 已经完成了设计的要求和目的。从功能上，该数字钟能够达到秒到六十向分进一，分到六十向时进一，时到二十四时，自动回到零的计数方式，并且经实地测试，每分钟的误差不超过1秒，该数字钟基本达到了正常计时的水平。自此，实验全部完成。
4.2 工作展望：
设计的不足之处在于排线杂乱，没有向预想中的那样整洁，干净利索，有很多线路在接好之后，才想到有更简洁的走线方式，但由于时间紧迫，不得不放弃这个改进而进行下一项接线。
另外对于拓展和改进电子钟功能，曾在开题时有过这样的想法，也与多个同学一起讨论过这个问题，但因为讨论许久一直没有进展，就放弃了这个想法。
4.3 收获体会
这次对数字钟的设计，让我受益非浅，不仅仅是制作电子钟的过程。我班这次课程设计的器件采购由我负责，这对我的确是一项不小的挑战。由于缺乏对相关器件的知识和了解，我立刻组织同学从网络上搜集本次设计需要的各种器件的市场均价，并记录下来，后经过几次讨论，决定网购这些器件。但问题也随之而来，网购时间需要4~6天才能到货，我们当时已经处于周三，时间紧迫，使我们不得不放弃网购的想法，到岛内电子城购买，但由于实体店，价格昂贵，几经协商，几经波折，买下了依然昂贵的实验器件，最后安全的送到每一位同学的手中。
言归正题，在整个的设计过程中，在对各种基本功能电路的搭建与仿真中，遇到了很多的困难，发现了很多的错误，特别是随着旧问题的解决，新的更难的问题的产生，这使我多次陷入进退两难的地步，但我依然坚持下来了，经过自己与几位同学的帮助，反复修改与尝试，终于才得以成功。
课程设计结束了，回顾此次数字钟设计，至今我仍感慨颇多。是的，从课题的开始，到采购器件，设计制作电子钟，完成制作至成功验收；整整2周的时间里，可以说是苦乐兼并，但更多的应该是苦。虽然这整个过程花了我不少时间和精力，但是它让我学到了更多的在学校学不到的东西，同时巩固了以前学过的知识，也锻炼了我的领导能力和交际能力，让我的性格更加沉稳。
最后我由衷的感谢帮助过我的几位同学和老师，如果没有你们，我也许还会多绕几个弯路，多在原地停留，不会这么快就完成课程设计任务。
THE END
参考文献：
康华光主编. 电子技术基础–数字部分（第五版）
罗杰，谢自美. 电子线路设计、实验、测试. 武汉：华中科技大学出版社，2008年第4版 / 2006年第3版.
陈明义. 电子技术课程设计实用教程. 中南大学出版社，2010年第3版. 阎石等．数字电子技术基础（第四版）. 北京：高等教育出版社．
王喜斌，王凤宇. 电子技术实验与课程设计创新与竞赛. 哈尔滨工业大学出版社，2010年.
四、附录：
附录1、整体电路原理图。
附录2、电路板制作（实物图—拍照）。
附图
3.11
上图为无校时电路接线：
附图
3.12
上图为有校时电路接线：
附录3、元器件明细表（含使用仪器设备及型号）
题 目：
院 校： 专 业：
学生姓名： 黄宇鸿
学 号： 0902105013
指导老师：
课题时间：
2011年5月31日
设计任务书
设计目的：
使我们在学习完《电子技术基础》上，更加牢固深化和巩固数字逻辑电路的基本概念；系统地掌握逻辑电路的分析和设计方法；熟悉一些典型的、有代表性的线路及其应用特性；通过此次亲自动手设计课程实验，培养设计与调试数字电路的能力。为学好后续课作好准备。
设计内容：
1、设计具有“分”、“时”十进制数字显示的电子钟。
2、小时的计时为24进制，分（秒）的计时为60进制。
3、具有时间校对功能，分别对“分”、“时”进行校对。
4、采用74系列中小规模集成器件。
所需器件：（个人用）
1、集成芯片：74LS48（4片）、74LS160（4片）、74LS00（2片）、74LS04（1片）、NE555（1片）、共阴七段数码管（4个）。
2、元器件：电容：电解电容（10μF 1个）、瓷片电容（10nF 3个）。
3、电阻：3.3k Ω（2个）、15k Ω（1个）、68k Ω（1个）。
4、其他器件：面包板（4块）、导线（红、白线若干）、LED 红色发光二极管（1个）。
5、制作工具：镊子，钳子，万用表，试验用可调直流电源。
设计正文
一、系统概述：
1.1设计背景与意义：
随着人类的进步科学技术的发展，时间观也越来越被人们重视，而能够准确的知道时间能够提高人们的工作效率，能更好的在规定的时间内完成所规定的工作。因此能有随时随地的知道当前时间是非常重要的。随着科学技术的发展，单片机技术的不断完善，使得数字钟得设计变得更加灵便、更加简单、功能更加完善、计时更加准确。
1.2总体方案设计：
根据系统设计的要求和设计思路，确定该系统的设计结构。如下图。硬件电路主要由74系列集成块、集成定时器NE555、共阴七段数码管显示、LED 二
极管构成。如下附图。
1.3相关方案的比较说明：
方案一：采用6个阴七段数码显示器，应用器件于接线较多，较为繁琐，但计时相对准确，符合课程设计要求。如下附图：
方案二：采用4个阴七段数码显示器，应用器件较少，接线较为简单，具
有体积小，集成度高，可靠性能好，易于扩展等优点，又符合课程设计要求。如下附图：
综上所示，在这个设计中，考虑到同学们对于各个元器件的应用熟练度，以及购买器件总价等因素，班级统一决定选择以方案二为模板进行课程设计。
二、单元电路设计与分析：
2.1 时钟脉冲电路—NE555单元电路：如下附图
工作原理：5脚经0.01uF 电容接地，比较器C1和C2的比较电压为：UR1=2/3VCC、UR2=1/3VCC。
当VI1＞2/3VCC，VI2＞1/3VCC时，比较器C1输出低电平，比较器C2输出高电平，基本RS 触发器置0，G3输出高电平，放电三极管TD 导通，定时器输出低电平。
当VI1＜2/3VCC，VI2＞1/3VCC时，比较器C1输出高电平，比较器C2输出高电平，基本RS 触发器保持原状态不变，555定时器输出状态保持不来。
当VI1＞2/3VCC，VI2＜1/3VCC时，比较器C1输出低电平，比较器C2输出低电平，基本RS 触发器两端都被置1，G3输出低电平，放电三极管TD 截止，定时器输出高电平。
当VI1＜2/3VCC，VI2＜1/3VCC时，比较器C1输出高电平，比较器C2输出低电平，基本RS 触发器置1，G3输出低电平，放电三极管TD 截止，定时器输出高电平。
2.2计数器单元电路—74LS160：
74LS160功能表如下图：
74LS160构成秒的六十进制计数器：
数字钟的“秒”、“分”信号产生电路都是由六十进制计数器构成，“时”信号产生电路为二十四进制计数器。它们都可以用两个“可予制四位二进制异步清除”计数器来实现。利用74LS160芯片的预置数功能，也可以构成不同进制的计数器。因为一片74LS160内含有一个四位二进制异步清除计数器，因此需用两片74LS160就可以构成六十进制计数器了。集成电路74LS160芯片的电路其中（如图3）CP 为时钟脉冲输入端，D0、D1、D2、D3为预置数输入端， 为置数控制端， 为异步复位端，二者均为低电平有效；Q0、Q1、Q2、Q3为计数器的输出端。
74LS160管脚排列图（如右图）
a ：计数功能：
当 = =CTP=CTT=1，CP=CP↑时，实现计数功能。
b ：同步并行置数功能：
当 =1时，预置控制端 =0，并且 CP=CP↑时，
Q3Q2Q1Q0= D3D2D1D0，实现同步预置数功能。
c ：保持功能：
当 = =1且CTP•CTT=0时，输出Q3Q2Q1Q0
保持不变。d ：异步清零功能： 秒个位计数器
47LS160被接成十进制计数器，其置数输入端A 、B 、C 、D （3脚4脚5脚6脚）接低电平，LD 、ENT 、ENP （9脚10脚7脚）接高电平，秒脉冲由CP （2脚）端输入。计数器的输出端QA 、QB 、QC 、QD （14脚13脚12脚11脚）接译码电路74LS48的输入端A 、B 、C 、D 。当秒脉冲输入时，电路状态按二进制自然序列依次递增1，QA 、QB 、QC 、QD 输出为0000、0001、0010、0011、0100、0101、0110、0111、1000、1001，当输出为1010也就是10时，QA 、QC 输出都为1，经过一个与非门后一路经反相后送入或非门的一个输入端，输出送往计数器的清零端RD 使秒计数器清零，另一路经反相后作为进位脉冲送入秒十位计数器的脉冲输入端。
秒十位计数器
在这里74LS160被接成六进制计数器，接法与秒个位计数器相同，秒个位计数器送来的进位脉冲送入秒使位计数器的脉冲输入端，使其按二进制自然序依次递增1，QA 、QB 、QC 、QD 端输出为0000、0001、0010、0011、0100、0101，当输出为0110也就是6时，QB 、QC 输出为1，QA 、QD 输出为0，QB 、QC 经过一个与非门后一路先送往秒十位计数器的清零端，然后取反接或非门的另一个输入端后送入秒个位计数器的清零端，将整个秒计数器清零，另一路经反相后作为进位脉冲送入分个位计数器的脉冲输入端。
分计数器的连接方法与秒计数器相同，分计数器向时计数器送进位脉冲。秒、分的六十进制计数器的构成如下附图所示：
74LS160构成小时的二十四进制计数器
二十四进制计数器，也是用两个74LS160集成块来实现的，方法与二十四进制计数器大同小异，但其要求个位是十进制，状态变化在0000～1001间循环，十位是二进制，状态变化在0000～0010间循环，显示为0~23时。
由分计数器送来的进位脉冲送入时个位计数器，电路在分进位脉冲的作用下按二进制自然序依次递增1，当计数到24，这时小时个位输出0100（也就是4），小时十位输出0010（也就是2），小时十位计数器只有QC 端有输出，小时个位计数器只有QB 端有输出，将QC 、QB 端接一个二输入与非门，与非门输出一路先送入十位计数器的清零端然后取反送入或非门的另一个输入端，输出接小时个位计数器的清零端，其每10小时清零并向小时十位计数器送进位脉冲，当十位输出为二，小时个位输出为四时，将整个电路清零，另一路取反后作为星期进位脉冲送入星期显示电路的脉冲输入端，完成24小时的显示及向星期电路送星期进位脉冲的功能。二十四进制计数器的构成如附图2.22所示：
2.3 译码与显示电路—74LS48、七段共阴显示器译：如下附图
译码器驱动共阴极数码管电路
从74LS48的A 、B 、C 、D 端输入二进制数即可完成显示功能。
2.4 校时电路：
对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分钟校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1HZ 的校时脉冲计数。“慢校时”是用手动产生单脉冲作为校时脉冲。图1-6为校“时”、校“分”电路。其中S1为校“分”用的控制开关，S2为校“时”用的控制开关，它们的控制功能如下表所示。校
时脉冲采用分频器输出的1HZ 脉冲，当S1或S2分别为“0”时可进行“快校时”。如果校时脉冲由单脉冲是产生器提供。则可以进行“慢校时”。
需要注意的是，校时电路是由与非门构成的组合电路，开关S1或S2为“0”或为“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动。必要时还应将其改为去抖动开关电路。如下附图所示：
校时电路
三：电路的安装与调试：
3.1 电路安装：
试验用组成电子钟各类元器件，由我负责统一到厦门岛内电子城购买，元
器件的种类及个数已在开题处表明。购置清单（总体）如下：
集成芯片：74LS48（150片）、74LS160（150片）、74LS00（80片）、74LS04（80片）、NE555（80片）、共阴七段数码管（200个）。
元器件：电容：电解电容（10uF 个）、瓷片电容（10nF 个）。
电阻：3.3k Ω（个）、15k Ω（个）、68k Ω（个）。
其他器件：面包板（152块）、导线（红、白线2捆，100M/捆）、LED 红色发光二极管（80个）。
依据图纸要求，仿图纸线路接线，分无校时电路和有校时电路接线，实物图如附图3.11、3.12所示：
3.2 电路调试：
（附录一有无校时电路和有校时电路接法）
1、调试方法步骤：
我采用由上到下分模块进行调试的方法。
2、调试过程：
首先进行单独测试项目： 调试共阴七段数码管，将试验用可调直流电源旋钮调整到+1.7~+1.8V，将黑线连至数码管GND ，红线分别接触数码管a~g端口，只有每个发光管都分别亮起，说明数码管正常。 单独测试NE555集成块是否正常。按逻辑图要求完成NE555集成块单独接线，另在其管脚1、3间串联一个红色发光二极管，以示NE555是否在接电源后，二极管闪烁频率正确。将集成块GND （1端口）接地，VDD 接可调直流电源+5V。若接线无误，则二极管将1秒闪烁1次。
其次，连接好74LS48与数码管的各个管脚。将集成块与数码管GND 接地，VDD 接+5V。若要使数码管显示0~9，只要在对应的74LS48集成块的输入端D~A（对应6、2、1、7管脚）输入0000~1001的不同逻辑电平即可。如有按以上说法显示，则表示接线正确；没有，则表示接线或线路有误，需要重新检查。
再而，将74LS160、74LS00与74LS48按逻辑图要求接线，并利用测试好的NE555测试该级是否正常。将NE555集成块3端口引出一条线，分别接入每一块74LS160的2端口，若每一块数码管能正常显示0~9，则表示接线正确；没有，则表示接线或线路有误，需要重新检查。
最后，在不接校时电路的情况下，将NE555接入已测试正确的上述逻辑电路中，接入GND 与VDD 后，后两位数码管能显示00~59，并在60时清零；前两位数码管能显示00~23，并接受后两位数码管在60清零时的进位信号，最后在24时清零。
（附加）校时电路。首先将NE555连接逻辑电路的引线撤出，然后按逻辑图所示接入以74LS00为主的校时电路，最后将NE555时钟脉冲引线分别接入对应的2块74LS00的校时电路接口。在接入必要的GND 与VDD 后，合并K1或K2开关，可发现，随着时钟脉冲的信号，前两位数码管或秒十位计数器与秒个位计数器同一样的频率向下一位数字跳动。
3、出现问题、解决方法：
在以上调试电路过程中，遇到以下几类问题及解决该问题方法：
在调试共阴七段数码管时，由于对器件的不熟悉，以致刚开始加的电压过高（+5V），使共阴七段数码管直接烧毁；后经同学指导，从1V 开始测试，直至调至1.7V 时，数码管能正常发光。
对74系列的各类集成块不熟悉，以致在接入第三级（74LS160）电路时，多个管脚接错，致使对第三级电路调试时，数码管无法正常显示；后在老师和几位同学的帮助下，并且查阅了有关书籍之后，明确了该实验所有用到的集成块内部构造，在检查了每一个管脚的接口后，发现秒计时器对应的74LS160的3、4、5、6端口接错，并及时更正，后再进行测试，数码管显示正确。
完成基本电子钟线路接线（无校时电路）时，接入GND 与VDD 后，NE555上的二极管照常发光，但是数码管并未显示任何数字；后请教同学，学会使用万用表检测电路的方法，很快便找到了原因，由于一时疏忽，漏接了74LS00集成块的GND 和某些线路接触不良，排除这些问题后，我的电子钟终于能正常显示了！
（后续）掌握了基本的器件知识，在接入校时电路时，就没有碰到任何问题了，一次性成功。
第四章：结束语：
4.1 设计结论：
数字钟可以正常运行, 已经完成了设计的要求和目的。从功能上，该数字钟能够达到秒到六十向分进一，分到六十向时进一，时到二十四时，自动回到零的计数方式，并且经实地测试，每分钟的误差不超过1秒，该数字钟基本达到了正常计时的水平。自此，实验全部完成。
4.2 工作展望：
设计的不足之处在于排线杂乱，没有向预想中的那样整洁，干净利索，有很多线路在接好之后，才想到有更简洁的走线方式，但由于时间紧迫，不得不放弃这个改进而进行下一项接线。
另外对于拓展和改进电子钟功能，曾在开题时有过这样的想法，也与多个同学一起讨论过这个问题，但因为讨论许久一直没有进展，就放弃了这个想法。
4.3 收获体会
这次对数字钟的设计，让我受益非浅，不仅仅是制作电子钟的过程。我班这次课程设计的器件采购由我负责，这对我的确是一项不小的挑战。由于缺乏对相关器件的知识和了解，我立刻组织同学从网络上搜集本次设计需要的各种器件的市场均价，并记录下来，后经过几次讨论，决定网购这些器件。但问题也随之而来，网购时间需要4~6天才能到货，我们当时已经处于周三，时间紧迫，使我们不得不放弃网购的想法，到岛内电子城购买，但由于实体店，价格昂贵，几经协商，几经波折，买下了依然昂贵的实验器件，最后安全的送到每一位同学的手中。
言归正题，在整个的设计过程中，在对各种基本功能电路的搭建与仿真中，遇到了很多的困难，发现了很多的错误，特别是随着旧问题的解决，新的更难的问题的产生，这使我多次陷入进退两难的地步，但我依然坚持下来了，经过自己与几位同学的帮助，反复修改与尝试，终于才得以成功。
课程设计结束了，回顾此次数字钟设计，至今我仍感慨颇多。是的，从课题的开始，到采购器件，设计制作电子钟，完成制作至成功验收；整整2周的时间里，可以说是苦乐兼并，但更多的应该是苦。虽然这整个过程花了我不少时间和精力，但是它让我学到了更多的在学校学不到的东西，同时巩固了以前学过的知识，也锻炼了我的领导能力和交际能力，让我的性格更加沉稳。
最后我由衷的感谢帮助过我的几位同学和老师，如果没有你们，我也许还会多绕几个弯路，多在原地停留，不会这么快就完成课程设计任务。
THE END
参考文献：
康华光主编. 电子技术基础–数字部分（第五版）
罗杰，谢自美. 电子线路设计、实验、测试. 武汉：华中科技大学出版社，2008年第4版 / 2006年第3版.
陈明义. 电子技术课程设计实用教程. 中南大学出版社，2010年第3版. 阎石等．数字电子技术基础（第四版）. 北京：高等教育出版社．
王喜斌，王凤宇. 电子技术实验与课程设计创新与竞赛. 哈尔滨工业大学出版社，2010年.
四、附录：
附录1、整体电路原理图。
附录2、电路板制作（实物图—拍照）。
附图
3.11
上图为无校时电路接线：
附图
3.12
上图为有校时电路接线：
附录3、元器件明细表（含使用仪器设备及型号）