去耦电容工作原理
高手和前辈们总是告诉我们这样的经验法则：“在电路板的电源接入端放置一个1～10μF 的电容，滤除低频噪声；在电路板上每个器件的电源与地线之间放置一个0.01～0.1μF 的电容，滤除高频噪声。”在书店里能够得到的大多数的高速PCB 设计、高速数字电路设计的经典教程中也不厌其烦的引用该首选法则（老外俗称Rule of Thumb）。但是为什么要这样使用呢？
首先就我的理解介绍两个常用的简单概念。
什么是旁路？旁路（Bypass ），是指给信号中的某些有害部分提供一条低阻抗的通路。电源中高频干扰是典型的无用成分，需要将其在进入目标芯片之前提前干掉，一般我们采用电容到达该目的。用于该目的的电容就是所谓的旁路电容（Bypass Capacitor）, 它利用了电容的频率阻抗特性（理想电容的频率特性随频率的升高，阻抗降低，这个地球人都知道），可以看出旁路电容主要针对高频干扰（高是相对的，一般认为20MHz 以上为高频干扰，20MHz 以下为低频纹波）。 什么是退耦？退耦（Decouple ），最早用于多级电路中，为保证前后级间传递信号而不互相影响各级静态工作点的而采取的措施。在电源中退耦表示，当芯片内部进行开关动作或输出发生变化时，需要瞬时从电源在线抽取较大电流，该瞬时的大电流可能导致电源在线电压的降低，从而引起对自身和其他器件的干扰。为了减少这种干扰，需要在芯片附近设置一个储电的“小水池”以提供这种瞬时的大电流能力。
在电源电路中，旁路和退耦都是为了减少电源噪声。旁路主要是为了减少电源上的噪声对器件本身的干扰（自我保护）；退耦是为了减少器件产生的噪声对电源的干扰（家丑不外扬）。有人说退耦是针对低频、旁路是针对高频，我认为这样说是不准确的，高速芯片内部开关操作可能高达上GHz ，由此引起对电源线的干扰明显已经不属于低频的范围，为此目的的退耦电容同样需要有很好的高频特性。本文以下讨论中并不刻意区分退耦和旁路，认为都是为了滤除噪声，而不管该噪声的来源。
简单说明了旁路和退耦之后，我们来看看芯片工作时是怎样在电源线上产生干扰的。我们建立一个简单的IO Buffer模型，输出采用图腾柱IO 驱动电路，由两个互补MOS 管组成的输出级驱动一个带有串联源端匹配电阻的传输线（传输线阻抗为Z0）。
设电源引脚和地引脚的封装电感和引线电感之和分别为：Lv 和Lg 。两个互补的MOS 管（接地的NMOS 和接电源的PMOS ）简单作为开关使用。假设初始时 刻传输在线各点的电压和电流均为零，在某一时刻器件将驱动传输线为高电平，这时候器件就需要从电源管脚吸收电流。在时间T1，使PMOS 管导通，电流从PCB 板上的VCC 流入，流经封装电感Lv ，跨越PMOS 管，串联终端电阻，然后流入传输线，输出电流幅度为VCC/（2×Z0）。电流在传输线网络上持续一个完整的返回（Round-Trip ）时间，在时间T2结束。之后整个传输线处于电荷充满状态，不需要额外流入电流来维持。当电流瞬间涌过封装电感Lv 时，将在芯片内部的电源提供点产生电压被拉低的扰动。该扰动在电源中被称之为同步开关噪声
（SSN ，Simultaneous Switching Noise ；SSO ，Simultaneous Switching Output Noise ）或Delta I噪声。
在时间T3，关闭PMOS 管，这一动作不会导致脉冲噪声的产生，因为在此之前PMOS 管一直处于打开状态且没有电流流过的。同时打开NMOS 管，这时传输线、
地平面、封装电感Lg 以及NMOS 管形成一回路，有瞬间电流流过开关B ，这样在芯片内部的地结点处产生参考电平点被抬高的扰动。该扰动在电源系统中被称之为地弹噪声（Ground Bounce ，我个人读着地tan ）。
实际电源系统中存在芯片引脚、PCB 走线、电源层、底层等任何互联机都存在一定电感值，因此上面就IC 级分析的SSN 和地弹噪声在进行Board Level分析时，以同样的方式存在，而不仅仅局限于芯片内部。就整个电源分布系统来说（Power Distribute System）来说，这就是所谓的电源电压塌陷噪声。因为芯片输出的开关操作以及芯片内部的操作，需要瞬时的从电源抽取较大的电流，而电源特性来说不能快速响应该电流变化，高速开关电源开关频率也仅有MHz 量级。为了保证芯片附近电源在线的电压不至于因为SSN 和地弹噪声降低超过器件手册规定的容限，这就需要在芯片附近为高速电流需求提供一个储能电容，这就是我们所要的退耦电容。
所以电容重要分布参数的有三个：等效串联电阻ESR 等效串联电感ESL 、等效并联电阻EPR Rp 。其中最重要的是ESR 、 ESL ，实际在分析电容模型的时候一般只用RLC 简化模型，即分析电容的C 、ESR 、ESL 。因为寄生参数的影响，尤其是ESL 的影响，实际电容的频率特性表现出阻抗和频率成“V”字形的曲线，低频时随频率的升高，电容阻抗降低；当到最低点时，电容阻抗等于ESR ；之后随频率的升高，阻抗增加，表现出电感特性（归功于ESL ）。因此对电容的选择需要考虑的不仅仅是容值，还需要综合考虑其他因素。
所有考虑的出发点都是为了降低电源地之间的感抗（满足电源最大容抗的条件下），在有瞬时大电流流过电源系统时，不至于产生大的噪声干扰芯片的电源地引脚。
去耦电容多用0.1μF 为什么？
不是所有电路，是以MCU 为中心的数字电路的去耦电容多用0.1μF，因为0.1μF对1MHz ～几十MHz 频率的阻抗较小，而MCU 电路的主频往往就工作在这个范围内。
用0.1μF去耦不是绝对的，如果做100MHz 上下的高频电路时，去耦电容要用0.01μF，但同时为不影响低频段的去耦效果，再并上一个1μF电容。相差100倍的电容组合据说是比较合理的。
如果电容是理想的电容，选用越大的电容当然越好了，因为越大电容越大，瞬时提供电量的能力越强，由此引起的电源轨道塌陷的值越低，电压值越稳定。但是，实际的电容并不是理想器件，因为材料、封装等方面的影响，具备有电感、电阻等附加特性；尤其是在高频环境中更表现的更像电感的电气特性。我们都知道实际电容的模型简单的以电容、电阻和电感建立。除电容的容量C 以外，还包括以下寄生参数：
1、等效串联电阻ESR （Resr ）：电容器的等效串联电阻是由电容器的引脚电阻与电容器两个极板的等效电阻相串联构成的。当有大的交流电流通过电容器，Resr 使电容器消耗能量(从而产生损耗) ，由此电容中常用用损耗因子表示该参数。
2、等效串联电感ESL （Lesl ）：电容器的等效串联电感是由电容器的引脚电感与电容器两个极板的等效电感串联构成的。
3、等效并联电阻EPR Rp ：就是我们通常所说的电容器泄漏电阻，在交流耦合应用、存储应用(例如模拟积分器和采样保持器) 以及当电容器用于高阻抗电路时，Rp 是一项重要参数，理想电容器中的电荷应该只随外部电流变化。然而实际电容器中的Rp 使电荷以RC 时间常数决定的速度缓慢泄放。
还是两个参数RDA 、CDA 也是电容的分布参数，但在实际的应该中影响比较小，这就省了吧。所以电容重要分布参数的有三个：ESR 、ESL 、EPR 。其中最重要的是ESR 、 ESL ，实际在分析电容模型的时候一般只用RLC 简化模型，即分析电容的C 、ESR 、ESL 。因为寄生参数的影响，尤其是ESL 的影响，实际电容的频率特性表现出阻抗和频率成“V ”字形的曲线，低频时随频率的升高，电容阻抗降低；当到最低点时，电容阻抗等于ESR ；之后随频率的升高，阻抗增加，表现出电感特性（归功于ESL ）。因此对电容的选择需要考虑的不仅仅是容值，还需要综合考虑其他因素。包括：
1、电容容值；2、电介质材料；3、电容的几何尺寸和放置位置。
所有考虑的出发点都是为了降低电源地之间的感抗（满足电源最大容抗的条件下），在有瞬时大电流流过电源系统时，不至于产生大的噪声干扰芯片的电源地引脚。选用常见的有两种方法计算所需的电容：
简单方法：由输出驱动的变化计算所需退耦电容的大小；
复杂方法：由电源系统所允许的最大的感抗计算退耦电容的大小。
我们假设一个模型，在一个Vcc ＝3.3V 的SRAM 系统中，有36根输出数据线，单根数据线的负载为Cload ＝30pF （相当的大了），输出驱动需要在Tr ＝2ns （上升时间）内将负载从0V 驱动到3.3V ，该芯片资料里规定的电源电压要求是3.3V ＋0.3V/-0.165V。
可以看出在SRAM 的输出同时从0V 上升到3.3V 时，从电源系统抽取的电流最大，我们选择此时计算所需的退耦电容量。我们采用第一种计算方法进行计算，单根数据线所需要的电流大小为：I ＝Cload×（dV/dt）＝30pF×（3V/2ns）=45mA;
36根数据线同时翻转时的电流大小为Itot ＝45mA×36＝1.62A 。芯片允许的供电电压降为0.165V ，假设我们允许该芯片在电源线上因为SSN 引入的噪声为50mV ，那么所需要的电容退耦电容为：C ＝I×（dt/dV）＝1.62A×（2ns/50mV）=64nF；
从标准容值表中选用两个34nF 的电容进行并联以完成该值，正如上面提到的退耦电容的选择在实际中并不是越大越好，因为越大的电容具有更大的封装，而更大的封装可能引入更大的ESL ，ESL 的存在会引起在IC 引脚处的电压抖动（Glitching ），这个可以通过V ＝L×（di/dt）
公式来说明，常见贴片电容的L 大约是1.5nH ，那么V ＝1.5nH×（1.62A/2ns）=1.2V，考虑整个Bypass 回路的等效电感之后，实际电路中glitch 会小于该值。通过前人做的一些仿真的和经验的数据来看，退耦电容上的Glitch 与同时驱动的总线数量有很大关系。
因为ESL 在高频时觉得了电源线上的电流提供能力，我们采用第二种方法再次计算所需的退耦电容量。这中方法是从Board Level考虑单板，即从Bypass Loop的总的感抗角度进行电容的计算和选择，因此更具有现实意义，当然需要考虑的因素也就越多，实际问题的解决总是这样，需要一些折中，需要一点妥协。
同样使用上面的假设，电源系统的总的感抗最大：
Xmax ＝（dV/dI）＝0.05/1.62=31m欧；
在此，需要说明我们引入的去耦电容是为了去除比电源的去耦电容没有滤除
的更高频率的噪声，例如在电路板级参数中串联电感约为Lserial ＝5nH ，那么电源的 退耦频率：Fbypass ＝Xmax/(2pi×Lserial) ＝982KHz ，这就是电源本身的滤波频率，当 频率高于此频率时，电源电路的退耦电路不起作用，需要引入芯片的退耦电容进行滤 波。另外引入另外一个参数——转折点频率Fknee ，该频率决定了数字电路中主要的能 量分布，高于该频率的分量认为对数字电路的上升沿和下降沿变化没有贡献。在High -Speed Digital Design:A Hand Book of Black Magic这本书的第一章就详细的讨论 了该问题，在此不进行详细说明。只是引入其中推倒的公式：
Fknee ＝（1/2×Tr ）＝250MHz ，其中Tr ＝2ns ；
可见Fknee 远远大于Fbypass ，5nH 的串联电感肯定是不行了。那么计算：
Ltot ＝Xmax/(2pi×Fknee) ＝(Xmax×Tr/pi)=19.7pH;
如前面提到的常见的贴片电容的串联电感在1.5nH 左右，所需要的电容个数是： N ＝（Lserial/Ltot）=76个，另外当频率降到Fbypass 的时候，也应该满足板
级容抗需要即：
Carray=(1/（2pi×Fbypass×Xmax ）) ＝5.23uF ；
Celement=Carray/N=69nF;
哇噻，真不是一个小数目啊，这么多啊！如果单板上还有其他器件同时动
作，那么需要更多的电容呢! 如果布不下，只能选择其他具有更小电感值的电容了。
电容选择上都采用的MLCC 的电容进行退耦，常见的MLCC 的电容因为介质的不同
可以进行不同的分类，可以分成NPO 的第一类介质，X7R 和Z5V 等的第二、三类介质。 EIA 对第二、三类介质使用三个字母，按照电容值和温度之间关系详细分类为： 第一个数字表示下限类别温度：
X ：－55度；Y ：－30度；Z ：＋10度
第二个数字表示上限温度：
4：＋65度；5：＋85度；6：105度；7：125度；8：150度；
第三个数字表示25度容量误差：
P ：＋10％/-10％；R ：＋15％/-15％；S ：＋22％/-22％；
T ：＋22％/-33％；U ：＋22％/-56％；V ：＋22％/-82％
例如我们常见的Z5V ，表示工作温度是10度～85度，标称容量偏差＋22％/-82 ％，就这玩意儿我们还大用特用啊。 介质性能好的电容容量做不大，容
量大的介质常量不好，生活啊，你怎么总是这么矛盾啊！尤其重要的一点是MLCC 电容 提供的电容值都是指静电容量，表示电容在很低的电压下测试得到的电容量，当电容 的两端的直流电压在不超过电容耐压下加大时电容量将急剧下降，例如在某耐压16V 的MLCC 电容的测试数据中有：
0V －－>100%，8V ——>86%，12V ——>68%，16V ——55％。 我就因为没有注意 该特性在某电路设计中出现了惨痛的教训。
最后关于电容放置的位置，还得引用前辈们的口头禅：“The rule of
thumb is to place the capacitor as close as possible to the IC.”
本来以为自己可以写出藏之名山，传世不朽的大作的，写着写着就不想写
了，关键还是肚子里没货，就不污染大家的眼睛了，也不误导看客了。
去耦电容多用0.1μF 为什么？
不是所有电路，是以MCU 为中心的数字电路的去耦电容多用0.1μF，因为0.1μF对1MHz ～几十MHz 频率的阻抗较小，而MCU 电路的主频往往就工作在这个范围内。
用0.1μF去耦不是绝对的，如果做100MHz 上下的高频电路时，去耦电容要用0.01μF，但同时为不影响低频段的去耦效果，再并上一个1μF电容。相差100倍的电容组合据说是比较合理的。
电容滤波：
1.
其中L1，L2，L3,L4是电路的寄生电感，C1为我们在芯片外所加的104电容，信号源V1为噪声：0.2 Vpeak to peak，100khz
分析：（1）若电源噪声为小电压正弦信号。
首先分析直流电压：没有噪声的情况下，因为电感是通直流的，电容隔直流，所以电压在L1，L2，L3，L4上几乎没有什么压降（ZL1，ZL2，ZL3，ZL4都很小，几乎没什么阻抗），电容相当于断开。电压可以顺利到达R1(芯片内部) 。
（2）若电源噪声为100k 小电压信号（看分压），那ZL1，ZL2，ZL3，ZL4会很大，即对这个噪声的阻抗很大，噪声电压不会轻易通过此回路；ZC1的阻抗很小，可以和ZL1，ZL2形成一回路，噪声被滤掉了
（3）若电源噪声为小电流信号（看分流），那么电流首先不容易流过电感元件L1，L2（电感对交流电流有阻碍作用）即使有小部分流过去，到达电容处，因为电容对交流阻抗较小，1/wc,所以电流大部分走的是，L1，C1，L2这个回路，流到芯片内部，流经R1=10M的电流非常小了。所以芯片可以得到比较干净的直流电源。
2.
去耦电容工作原理
高手和前辈们总是告诉我们这样的经验法则：“在电路板的电源接入端放置一个1～10μF 的电容，滤除低频噪声；在电路板上每个器件的电源与地线之间放置一个0.01～0.1μF 的电容，滤除高频噪声。”在书店里能够得到的大多数的高速PCB 设计、高速数字电路设计的经典教程中也不厌其烦的引用该首选法则（老外俗称Rule of Thumb）。但是为什么要这样使用呢？
首先就我的理解介绍两个常用的简单概念。
什么是旁路？旁路（Bypass ），是指给信号中的某些有害部分提供一条低阻抗的通路。电源中高频干扰是典型的无用成分，需要将其在进入目标芯片之前提前干掉，一般我们采用电容到达该目的。用于该目的的电容就是所谓的旁路电容（Bypass Capacitor）, 它利用了电容的频率阻抗特性（理想电容的频率特性随频率的升高，阻抗降低，这个地球人都知道），可以看出旁路电容主要针对高频干扰（高是相对的，一般认为20MHz 以上为高频干扰，20MHz 以下为低频纹波）。 什么是退耦？退耦（Decouple ），最早用于多级电路中，为保证前后级间传递信号而不互相影响各级静态工作点的而采取的措施。在电源中退耦表示，当芯片内部进行开关动作或输出发生变化时，需要瞬时从电源在线抽取较大电流，该瞬时的大电流可能导致电源在线电压的降低，从而引起对自身和其他器件的干扰。为了减少这种干扰，需要在芯片附近设置一个储电的“小水池”以提供这种瞬时的大电流能力。
在电源电路中，旁路和退耦都是为了减少电源噪声。旁路主要是为了减少电源上的噪声对器件本身的干扰（自我保护）；退耦是为了减少器件产生的噪声对电源的干扰（家丑不外扬）。有人说退耦是针对低频、旁路是针对高频，我认为这样说是不准确的，高速芯片内部开关操作可能高达上GHz ，由此引起对电源线的干扰明显已经不属于低频的范围，为此目的的退耦电容同样需要有很好的高频特性。本文以下讨论中并不刻意区分退耦和旁路，认为都是为了滤除噪声，而不管该噪声的来源。
简单说明了旁路和退耦之后，我们来看看芯片工作时是怎样在电源线上产生干扰的。我们建立一个简单的IO Buffer模型，输出采用图腾柱IO 驱动电路，由两个互补MOS 管组成的输出级驱动一个带有串联源端匹配电阻的传输线（传输线阻抗为Z0）。
设电源引脚和地引脚的封装电感和引线电感之和分别为：Lv 和Lg 。两个互补的MOS 管（接地的NMOS 和接电源的PMOS ）简单作为开关使用。假设初始时 刻传输在线各点的电压和电流均为零，在某一时刻器件将驱动传输线为高电平，这时候器件就需要从电源管脚吸收电流。在时间T1，使PMOS 管导通，电流从PCB 板上的VCC 流入，流经封装电感Lv ，跨越PMOS 管，串联终端电阻，然后流入传输线，输出电流幅度为VCC/（2×Z0）。电流在传输线网络上持续一个完整的返回（Round-Trip ）时间，在时间T2结束。之后整个传输线处于电荷充满状态，不需要额外流入电流来维持。当电流瞬间涌过封装电感Lv 时，将在芯片内部的电源提供点产生电压被拉低的扰动。该扰动在电源中被称之为同步开关噪声
（SSN ，Simultaneous Switching Noise ；SSO ，Simultaneous Switching Output Noise ）或Delta I噪声。
在时间T3，关闭PMOS 管，这一动作不会导致脉冲噪声的产生，因为在此之前PMOS 管一直处于打开状态且没有电流流过的。同时打开NMOS 管，这时传输线、
地平面、封装电感Lg 以及NMOS 管形成一回路，有瞬间电流流过开关B ，这样在芯片内部的地结点处产生参考电平点被抬高的扰动。该扰动在电源系统中被称之为地弹噪声（Ground Bounce ，我个人读着地tan ）。
实际电源系统中存在芯片引脚、PCB 走线、电源层、底层等任何互联机都存在一定电感值，因此上面就IC 级分析的SSN 和地弹噪声在进行Board Level分析时，以同样的方式存在，而不仅仅局限于芯片内部。就整个电源分布系统来说（Power Distribute System）来说，这就是所谓的电源电压塌陷噪声。因为芯片输出的开关操作以及芯片内部的操作，需要瞬时的从电源抽取较大的电流，而电源特性来说不能快速响应该电流变化，高速开关电源开关频率也仅有MHz 量级。为了保证芯片附近电源在线的电压不至于因为SSN 和地弹噪声降低超过器件手册规定的容限，这就需要在芯片附近为高速电流需求提供一个储能电容，这就是我们所要的退耦电容。
所以电容重要分布参数的有三个：等效串联电阻ESR 等效串联电感ESL 、等效并联电阻EPR Rp 。其中最重要的是ESR 、 ESL ，实际在分析电容模型的时候一般只用RLC 简化模型，即分析电容的C 、ESR 、ESL 。因为寄生参数的影响，尤其是ESL 的影响，实际电容的频率特性表现出阻抗和频率成“V”字形的曲线，低频时随频率的升高，电容阻抗降低；当到最低点时，电容阻抗等于ESR ；之后随频率的升高，阻抗增加，表现出电感特性（归功于ESL ）。因此对电容的选择需要考虑的不仅仅是容值，还需要综合考虑其他因素。
所有考虑的出发点都是为了降低电源地之间的感抗（满足电源最大容抗的条件下），在有瞬时大电流流过电源系统时，不至于产生大的噪声干扰芯片的电源地引脚。
去耦电容多用0.1μF 为什么？
不是所有电路，是以MCU 为中心的数字电路的去耦电容多用0.1μF，因为0.1μF对1MHz ～几十MHz 频率的阻抗较小，而MCU 电路的主频往往就工作在这个范围内。
用0.1μF去耦不是绝对的，如果做100MHz 上下的高频电路时，去耦电容要用0.01μF，但同时为不影响低频段的去耦效果，再并上一个1μF电容。相差100倍的电容组合据说是比较合理的。
如果电容是理想的电容，选用越大的电容当然越好了，因为越大电容越大，瞬时提供电量的能力越强，由此引起的电源轨道塌陷的值越低，电压值越稳定。但是，实际的电容并不是理想器件，因为材料、封装等方面的影响，具备有电感、电阻等附加特性；尤其是在高频环境中更表现的更像电感的电气特性。我们都知道实际电容的模型简单的以电容、电阻和电感建立。除电容的容量C 以外，还包括以下寄生参数：
1、等效串联电阻ESR （Resr ）：电容器的等效串联电阻是由电容器的引脚电阻与电容器两个极板的等效电阻相串联构成的。当有大的交流电流通过电容器，Resr 使电容器消耗能量(从而产生损耗) ，由此电容中常用用损耗因子表示该参数。
2、等效串联电感ESL （Lesl ）：电容器的等效串联电感是由电容器的引脚电感与电容器两个极板的等效电感串联构成的。
3、等效并联电阻EPR Rp ：就是我们通常所说的电容器泄漏电阻，在交流耦合应用、存储应用(例如模拟积分器和采样保持器) 以及当电容器用于高阻抗电路时，Rp 是一项重要参数，理想电容器中的电荷应该只随外部电流变化。然而实际电容器中的Rp 使电荷以RC 时间常数决定的速度缓慢泄放。
还是两个参数RDA 、CDA 也是电容的分布参数，但在实际的应该中影响比较小，这就省了吧。所以电容重要分布参数的有三个：ESR 、ESL 、EPR 。其中最重要的是ESR 、 ESL ，实际在分析电容模型的时候一般只用RLC 简化模型，即分析电容的C 、ESR 、ESL 。因为寄生参数的影响，尤其是ESL 的影响，实际电容的频率特性表现出阻抗和频率成“V ”字形的曲线，低频时随频率的升高，电容阻抗降低；当到最低点时，电容阻抗等于ESR ；之后随频率的升高，阻抗增加，表现出电感特性（归功于ESL ）。因此对电容的选择需要考虑的不仅仅是容值，还需要综合考虑其他因素。包括：
1、电容容值；2、电介质材料；3、电容的几何尺寸和放置位置。
所有考虑的出发点都是为了降低电源地之间的感抗（满足电源最大容抗的条件下），在有瞬时大电流流过电源系统时，不至于产生大的噪声干扰芯片的电源地引脚。选用常见的有两种方法计算所需的电容：
简单方法：由输出驱动的变化计算所需退耦电容的大小；
复杂方法：由电源系统所允许的最大的感抗计算退耦电容的大小。
我们假设一个模型，在一个Vcc ＝3.3V 的SRAM 系统中，有36根输出数据线，单根数据线的负载为Cload ＝30pF （相当的大了），输出驱动需要在Tr ＝2ns （上升时间）内将负载从0V 驱动到3.3V ，该芯片资料里规定的电源电压要求是3.3V ＋0.3V/-0.165V。
可以看出在SRAM 的输出同时从0V 上升到3.3V 时，从电源系统抽取的电流最大，我们选择此时计算所需的退耦电容量。我们采用第一种计算方法进行计算，单根数据线所需要的电流大小为：I ＝Cload×（dV/dt）＝30pF×（3V/2ns）=45mA;
36根数据线同时翻转时的电流大小为Itot ＝45mA×36＝1.62A 。芯片允许的供电电压降为0.165V ，假设我们允许该芯片在电源线上因为SSN 引入的噪声为50mV ，那么所需要的电容退耦电容为：C ＝I×（dt/dV）＝1.62A×（2ns/50mV）=64nF；
从标准容值表中选用两个34nF 的电容进行并联以完成该值，正如上面提到的退耦电容的选择在实际中并不是越大越好，因为越大的电容具有更大的封装，而更大的封装可能引入更大的ESL ，ESL 的存在会引起在IC 引脚处的电压抖动（Glitching ），这个可以通过V ＝L×（di/dt）
公式来说明，常见贴片电容的L 大约是1.5nH ，那么V ＝1.5nH×（1.62A/2ns）=1.2V，考虑整个Bypass 回路的等效电感之后，实际电路中glitch 会小于该值。通过前人做的一些仿真的和经验的数据来看，退耦电容上的Glitch 与同时驱动的总线数量有很大关系。
因为ESL 在高频时觉得了电源线上的电流提供能力，我们采用第二种方法再次计算所需的退耦电容量。这中方法是从Board Level考虑单板，即从Bypass Loop的总的感抗角度进行电容的计算和选择，因此更具有现实意义，当然需要考虑的因素也就越多，实际问题的解决总是这样，需要一些折中，需要一点妥协。
同样使用上面的假设，电源系统的总的感抗最大：
Xmax ＝（dV/dI）＝0.05/1.62=31m欧；
在此，需要说明我们引入的去耦电容是为了去除比电源的去耦电容没有滤除
的更高频率的噪声，例如在电路板级参数中串联电感约为Lserial ＝5nH ，那么电源的 退耦频率：Fbypass ＝Xmax/(2pi×Lserial) ＝982KHz ，这就是电源本身的滤波频率，当 频率高于此频率时，电源电路的退耦电路不起作用，需要引入芯片的退耦电容进行滤 波。另外引入另外一个参数——转折点频率Fknee ，该频率决定了数字电路中主要的能 量分布，高于该频率的分量认为对数字电路的上升沿和下降沿变化没有贡献。在High -Speed Digital Design:A Hand Book of Black Magic这本书的第一章就详细的讨论 了该问题，在此不进行详细说明。只是引入其中推倒的公式：
Fknee ＝（1/2×Tr ）＝250MHz ，其中Tr ＝2ns ；
可见Fknee 远远大于Fbypass ，5nH 的串联电感肯定是不行了。那么计算：
Ltot ＝Xmax/(2pi×Fknee) ＝(Xmax×Tr/pi)=19.7pH;
如前面提到的常见的贴片电容的串联电感在1.5nH 左右，所需要的电容个数是： N ＝（Lserial/Ltot）=76个，另外当频率降到Fbypass 的时候，也应该满足板
级容抗需要即：
Carray=(1/（2pi×Fbypass×Xmax ）) ＝5.23uF ；
Celement=Carray/N=69nF;
哇噻，真不是一个小数目啊，这么多啊！如果单板上还有其他器件同时动
作，那么需要更多的电容呢! 如果布不下，只能选择其他具有更小电感值的电容了。
电容选择上都采用的MLCC 的电容进行退耦，常见的MLCC 的电容因为介质的不同
可以进行不同的分类，可以分成NPO 的第一类介质，X7R 和Z5V 等的第二、三类介质。 EIA 对第二、三类介质使用三个字母，按照电容值和温度之间关系详细分类为： 第一个数字表示下限类别温度：
X ：－55度；Y ：－30度；Z ：＋10度
第二个数字表示上限温度：
4：＋65度；5：＋85度；6：105度；7：125度；8：150度；
第三个数字表示25度容量误差：
P ：＋10％/-10％；R ：＋15％/-15％；S ：＋22％/-22％；
T ：＋22％/-33％；U ：＋22％/-56％；V ：＋22％/-82％
例如我们常见的Z5V ，表示工作温度是10度～85度，标称容量偏差＋22％/-82 ％，就这玩意儿我们还大用特用啊。 介质性能好的电容容量做不大，容
量大的介质常量不好，生活啊，你怎么总是这么矛盾啊！尤其重要的一点是MLCC 电容 提供的电容值都是指静电容量，表示电容在很低的电压下测试得到的电容量，当电容 的两端的直流电压在不超过电容耐压下加大时电容量将急剧下降，例如在某耐压16V 的MLCC 电容的测试数据中有：
0V －－>100%，8V ——>86%，12V ——>68%，16V ——55％。 我就因为没有注意 该特性在某电路设计中出现了惨痛的教训。
最后关于电容放置的位置，还得引用前辈们的口头禅：“The rule of
thumb is to place the capacitor as close as possible to the IC.”
本来以为自己可以写出藏之名山，传世不朽的大作的，写着写着就不想写
了，关键还是肚子里没货，就不污染大家的眼睛了，也不误导看客了。
去耦电容多用0.1μF 为什么？
不是所有电路，是以MCU 为中心的数字电路的去耦电容多用0.1μF，因为0.1μF对1MHz ～几十MHz 频率的阻抗较小，而MCU 电路的主频往往就工作在这个范围内。
用0.1μF去耦不是绝对的，如果做100MHz 上下的高频电路时，去耦电容要用0.01μF，但同时为不影响低频段的去耦效果，再并上一个1μF电容。相差100倍的电容组合据说是比较合理的。
电容滤波：
1.
其中L1，L2，L3,L4是电路的寄生电感，C1为我们在芯片外所加的104电容，信号源V1为噪声：0.2 Vpeak to peak，100khz
分析：（1）若电源噪声为小电压正弦信号。
首先分析直流电压：没有噪声的情况下，因为电感是通直流的，电容隔直流，所以电压在L1，L2，L3，L4上几乎没有什么压降（ZL1，ZL2，ZL3，ZL4都很小，几乎没什么阻抗），电容相当于断开。电压可以顺利到达R1(芯片内部) 。
（2）若电源噪声为100k 小电压信号（看分压），那ZL1，ZL2，ZL3，ZL4会很大，即对这个噪声的阻抗很大，噪声电压不会轻易通过此回路；ZC1的阻抗很小，可以和ZL1，ZL2形成一回路，噪声被滤掉了
（3）若电源噪声为小电流信号（看分流），那么电流首先不容易流过电感元件L1，L2（电感对交流电流有阻碍作用）即使有小部分流过去，到达电容处，因为电容对交流阻抗较小，1/wc,所以电流大部分走的是，L1，C1，L2这个回路，流到芯片内部，流经R1=10M的电流非常小了。所以芯片可以得到比较干净的直流电源。
2.