摘 要
本次课程设计的主题是数字电子钟。干电路系统由秒信号发生器、“时、分、秒”计数器、显示器、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，这里用多谐振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED 七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发蜂鸣器实现报时。
数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出；用控制电路和调节开关对LED 显示的时间进行调节，以上两部分组成主体电路。通过译码电路将秒脉冲产生的信号在报警电路上实现整点报时功能等，构成扩展电路。本次设计由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED 七段显示数码管设计了数字时钟电路，可以实现：计时、显示，时、分校时，整点报时等功能。 关键字：数字时钟，振荡器，计数器，报时电路
目 录
1 绪论 ........................................................................................................................... 1
1.1课题描述 ......................................................................................................................... 1
1.2设计任务与要求 . ........................................................................................................... 1
1.3基本工作原理及框图 . .................................................................................................. 1
2 相关元器件及各部分电路设计 ............................................................................... 3
2.1相关主要元器件清单 . .................................................................................................. 3
2.2 六十进制“秒”计数器设计 . ................................................................................... 3
2.3 六十进制“分”计数器设计 . ................................................................................... 4
2.4 二十四进制计数器设计 ............................................................................................. 5
2.5 秒脉冲电路设计 . .......................................................................................................... 5
2.6整点报时电路设计 ....................................................................................................... 6
3 总体电路图 ............................................................................................................... 7
总结 ............................................................................................................................... 8
致谢 ............................................................................................................................... 9
参考文献 ..................................................................................................................... 10
课程设计说明书 第1页
1 绪论
1.1课题描述
数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械时钟相比，它一般具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表、电子闹钟，大到车站﹑码头﹑机场等公共场所的大型数字显电子钟。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。
钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。
1.2设计任务与要求
设计指标时间以24小时为一个周期的时钟；显示时、分、秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；要提供表针时间基准信号。
设计要求画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试。
1.3基本工作原理及框图
1、基本工作原理
首先，由555定时器组成一个多谐振荡器分频后得到1HZ 的秒脉冲，秒脉冲发生器的输出端接到秒计数器的时钟输入端[1]。
数字钟的分、秒计数部分均为六十进制计数器（显示00～59），采用两片74LS290D 来实现。个位为十进制，十位为六进制，当个位计数到9时，再来一个脉冲变成0，同
时产生一个进位信号，给十位提供一个脉冲，使十位计数加1。而数字钟的时计数部分为二十四进制计数器（显示00～23），也是采用两片74LS160D 实现。当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，十计数器清0，电路采用了十位的2和个位的3相“与非”后再清0。当秒计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给分计数器的CP 输入端；当分计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给时计数器的CP 输入端；当时计数器计到23时，再来一个脉冲变成00 [2]。
当计数器在每次计到整点时，需要提前五秒报时，这可采用译码电路来解决，即当时为23，分为59时，且秒计数到55时，输出一高电平，经过一系列门电路驱动蜂鸣器，完成整点报时 [3]。
数字钟的校正部分主要是通过单刀双掷开关实现的。
2、电路框图
基本电路框图如图1所示。
图1 基本电路框图
2 相关元器件及各部分电路设计
2.1相关主要元器件清单
实验用主要元器件如表1所示。
表1 实验用主要元器件
2.2 六十进制“秒”计数器设计
由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号。选用两片74LS290D 和一片74LS08D 组成六十进制计数器，来实现六十进制计数。其中，“秒”十位是六进
制，“秒”个位是十进制。
对设计电路进行仿真[4]，“秒”计数器部分仿真电路如图2所示。
图2 秒计数电路图
2.3 六十进制“分”计数器设计
“秒“计数器累加计数达到60秒时产生一个进位信号输入到“分”计数器，分计数器累加计数达到60分时产生另一个进位信号。“分”计数器同样选用两片74LS290D 和一片74LS08D 组成六十进制计数器，来实现六十进制计数。其中，“分”十位是六进制，“分”个位是十进制。
“分”计数器部分仿真电路如图3所示。
图3 “分”计数器电路
2.4 二十四进制计数器设计
“12翻1”小时计数器是按照“01——02——03——„„——22——23——00——01——02——„„”规律计数的，这与日常生活中的计时规律相同。在此实验中，它是由两片74LS160D 和一片74LS10N 构造成的同步二十四计数器，利用异步清零端实现起从23——00的翻转，其中“24”为过渡状态不显示。其中，“时”十位是3进制，“时”个位是十进制。
时计数器部分仿真电路如图4所示[5]。
图4 时计数器电路
2.5 秒脉冲电路设计
这里我用555定时器制作了一个多谐振荡器，产生100Hz 脉冲后经过两次分频得到1Hz 的秒脉冲 [6]。
如图5示，由555定时器和外接元件R 、C 构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R 向C 充电，以及C 通过R 向放电端放电，使电路产生振荡。电容C 在和之间充电和放电，从而在输出端得到一系列的矩形波。分频器是由两个74190D 组成，输出端的频率则是将原来的100Hz 分成1Hz 的频率输出，实现分频效果。
图5 秒脉冲产生电路
2.6整点报时电路设计
电路应在整点前 5秒钟内开始整点报时，即当时间在 59 分 55秒到 59 分59 秒期间时，报时电路报时控制信号。
当时间在 59 分 59 秒到 00分 00 秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、9 和 5，因此可将分计数器十位的 Qc 和 Qa 、个位的 Qd 和 Qa及秒计数器十位的 Qc 和 Qa 相与，从而产生报时控制信号。
报时电路部分电路图如图6所示。
图6 报时电路电路图
3 总体电路图
根据设计原理方框图将各部分电路连接起来则构成了总体电路图[7]。
整体电路图如图7所示。
图7 整体电路图
总结
课程设计是培养学生综合运用所学知识, 发现实际问题、提出实际问题、分析和解决实际问题, 锻炼实践能力的重要环节, 是对学生实际学习能力、动手能力的具体训练和考察过程。
通过这次做数字钟的设计，我知道了要完成一个课题的设计要涉及到许多方面的知识。上网查询和查阅相关书籍资料，让我知道了大量关于数字钟设计的知识，同时又重新将从前学过的知识复习了一遍，做到对各个集成块的引脚功能和工作原理都很清晰，从而让我更深一步掌握了时序逻辑电路的功能，学会了解了做课程设计的一般步骤和设计中应注意的问题。各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点，同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。另外，我还渐渐熟悉了Multisim 这个仿真软件的各个功能，还在电脑制作文档的过程中，对办公软件有了更进一步的了解和掌握。通过这次对设计报告的编辑和整理，我也学会了很多以后编写论文所必须要懂得知识，为我以后做课题研究编写论文打下了一定基础。
此次实验让我明白不论是在做实验还是在今后的学习中，都应该有一种坚定不移不达目的不罢休的信念，只有这样才能达到自己的最终目标！成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。
致谢
首先，感谢这次课程设计的指导老师给予的指导帮助；在刚拿到设计任务的时候我无从下手，经过乐老师的讲解指导我找到了设计思路，知道了该去查找些哪些资料；在遇到想不明白的问题的时候，乐老师的指点让我找到了解决方法；设计报告初稿出来后乐老师给予了很多在论文格式上的指正，指出了很多在编写论文方面应该注意的问题，教会我该如何去修改。
其次，感谢同组内同学提供的资料协助，让我省了很多查找资料的时间，也感谢同学们给的提醒和建议，让我少走了一些弯路。
最后，感谢我这次做课程设计所借鉴的资料的作者们，在这些资料里我学到了很多专业的知识，对之前所学习的知识也有了更多的理解，同时学会了如何学以致用。
参考文献
[1] 蒋华勤. 电子技术基础实验. 中国计量出版社，2009.
[2]宋家友、乐丽琴. 数字电子技术. 哈尔滨工程大学出版，2011.
[3] 刘常澍. 数字逻辑电路（第一版）. 国防工业出版社，2002.
[4]赵春华、张学军 Multisim 9电子技术基础仿真实验. 机械工业出版社，2007.
[5] 路勇. 电子电路实践及仿真（第一版）. 清华大学出版社，2004.
[6]王毓银. 脉冲与数字电路（第三版）. 高等教育出版社，1999.
[7] 张义申，陆坤等. 电子设计技术[M].西安:电子科技大学出版，1996.
[8] 赵学良，张国华. 电源电路[M].北京:电子工业出版社，1995.
[9]《Research of Commercial Bifacial Silicon Solar Cells 》 2009, 4, 1520-1523, DOI: 10.1007/978-3-540-75997-3_309
[10]《Effect of the purity of CdTe starting material on the impurity profile in CdTe/CdS solar cell structures》1327-1331, DOI: 10.1007/s10853-005-0560-8
摘 要
本次课程设计的主题是数字电子钟。干电路系统由秒信号发生器、“时、分、秒”计数器、显示器、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，这里用多谐振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED 七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发蜂鸣器实现报时。
数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出；用控制电路和调节开关对LED 显示的时间进行调节，以上两部分组成主体电路。通过译码电路将秒脉冲产生的信号在报警电路上实现整点报时功能等，构成扩展电路。本次设计由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED 七段显示数码管设计了数字时钟电路，可以实现：计时、显示，时、分校时，整点报时等功能。 关键字：数字时钟，振荡器，计数器，报时电路
目 录
1 绪论 ........................................................................................................................... 1
1.1课题描述 ......................................................................................................................... 1
1.2设计任务与要求 . ........................................................................................................... 1
1.3基本工作原理及框图 . .................................................................................................. 1
2 相关元器件及各部分电路设计 ............................................................................... 3
2.1相关主要元器件清单 . .................................................................................................. 3
2.2 六十进制“秒”计数器设计 . ................................................................................... 3
2.3 六十进制“分”计数器设计 . ................................................................................... 4
2.4 二十四进制计数器设计 ............................................................................................. 5
2.5 秒脉冲电路设计 . .......................................................................................................... 5
2.6整点报时电路设计 ....................................................................................................... 6
3 总体电路图 ............................................................................................................... 7
总结 ............................................................................................................................... 8
致谢 ............................................................................................................................... 9
参考文献 ..................................................................................................................... 10
课程设计说明书 第1页
1 绪论
1.1课题描述
数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械时钟相比，它一般具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表、电子闹钟，大到车站﹑码头﹑机场等公共场所的大型数字显电子钟。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。
钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。
1.2设计任务与要求
设计指标时间以24小时为一个周期的时钟；显示时、分、秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；要提供表针时间基准信号。
设计要求画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试。
1.3基本工作原理及框图
1、基本工作原理
首先，由555定时器组成一个多谐振荡器分频后得到1HZ 的秒脉冲，秒脉冲发生器的输出端接到秒计数器的时钟输入端[1]。
数字钟的分、秒计数部分均为六十进制计数器（显示00～59），采用两片74LS290D 来实现。个位为十进制，十位为六进制，当个位计数到9时，再来一个脉冲变成0，同
时产生一个进位信号，给十位提供一个脉冲，使十位计数加1。而数字钟的时计数部分为二十四进制计数器（显示00～23），也是采用两片74LS160D 实现。当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，十计数器清0，电路采用了十位的2和个位的3相“与非”后再清0。当秒计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给分计数器的CP 输入端；当分计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给时计数器的CP 输入端；当时计数器计到23时，再来一个脉冲变成00 [2]。
当计数器在每次计到整点时，需要提前五秒报时，这可采用译码电路来解决，即当时为23，分为59时，且秒计数到55时，输出一高电平，经过一系列门电路驱动蜂鸣器，完成整点报时 [3]。
数字钟的校正部分主要是通过单刀双掷开关实现的。
2、电路框图
基本电路框图如图1所示。
图1 基本电路框图
2 相关元器件及各部分电路设计
2.1相关主要元器件清单
实验用主要元器件如表1所示。
表1 实验用主要元器件
2.2 六十进制“秒”计数器设计
由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号。选用两片74LS290D 和一片74LS08D 组成六十进制计数器，来实现六十进制计数。其中，“秒”十位是六进
制，“秒”个位是十进制。
对设计电路进行仿真[4]，“秒”计数器部分仿真电路如图2所示。
图2 秒计数电路图
2.3 六十进制“分”计数器设计
“秒“计数器累加计数达到60秒时产生一个进位信号输入到“分”计数器，分计数器累加计数达到60分时产生另一个进位信号。“分”计数器同样选用两片74LS290D 和一片74LS08D 组成六十进制计数器，来实现六十进制计数。其中，“分”十位是六进制，“分”个位是十进制。
“分”计数器部分仿真电路如图3所示。
图3 “分”计数器电路
2.4 二十四进制计数器设计
“12翻1”小时计数器是按照“01——02——03——„„——22——23——00——01——02——„„”规律计数的，这与日常生活中的计时规律相同。在此实验中，它是由两片74LS160D 和一片74LS10N 构造成的同步二十四计数器，利用异步清零端实现起从23——00的翻转，其中“24”为过渡状态不显示。其中，“时”十位是3进制，“时”个位是十进制。
时计数器部分仿真电路如图4所示[5]。
图4 时计数器电路
2.5 秒脉冲电路设计
这里我用555定时器制作了一个多谐振荡器，产生100Hz 脉冲后经过两次分频得到1Hz 的秒脉冲 [6]。
如图5示，由555定时器和外接元件R 、C 构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外接触发信号，利用电源通过R 向C 充电，以及C 通过R 向放电端放电，使电路产生振荡。电容C 在和之间充电和放电，从而在输出端得到一系列的矩形波。分频器是由两个74190D 组成，输出端的频率则是将原来的100Hz 分成1Hz 的频率输出，实现分频效果。
图5 秒脉冲产生电路
2.6整点报时电路设计
电路应在整点前 5秒钟内开始整点报时，即当时间在 59 分 55秒到 59 分59 秒期间时，报时电路报时控制信号。
当时间在 59 分 59 秒到 00分 00 秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、9 和 5，因此可将分计数器十位的 Qc 和 Qa 、个位的 Qd 和 Qa及秒计数器十位的 Qc 和 Qa 相与，从而产生报时控制信号。
报时电路部分电路图如图6所示。
图6 报时电路电路图
3 总体电路图
根据设计原理方框图将各部分电路连接起来则构成了总体电路图[7]。
整体电路图如图7所示。
图7 整体电路图
总结
课程设计是培养学生综合运用所学知识, 发现实际问题、提出实际问题、分析和解决实际问题, 锻炼实践能力的重要环节, 是对学生实际学习能力、动手能力的具体训练和考察过程。
通过这次做数字钟的设计，我知道了要完成一个课题的设计要涉及到许多方面的知识。上网查询和查阅相关书籍资料，让我知道了大量关于数字钟设计的知识，同时又重新将从前学过的知识复习了一遍，做到对各个集成块的引脚功能和工作原理都很清晰，从而让我更深一步掌握了时序逻辑电路的功能，学会了解了做课程设计的一般步骤和设计中应注意的问题。各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点，同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。另外，我还渐渐熟悉了Multisim 这个仿真软件的各个功能，还在电脑制作文档的过程中，对办公软件有了更进一步的了解和掌握。通过这次对设计报告的编辑和整理，我也学会了很多以后编写论文所必须要懂得知识，为我以后做课题研究编写论文打下了一定基础。
此次实验让我明白不论是在做实验还是在今后的学习中，都应该有一种坚定不移不达目的不罢休的信念，只有这样才能达到自己的最终目标！成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。
致谢
首先，感谢这次课程设计的指导老师给予的指导帮助；在刚拿到设计任务的时候我无从下手，经过乐老师的讲解指导我找到了设计思路，知道了该去查找些哪些资料；在遇到想不明白的问题的时候，乐老师的指点让我找到了解决方法；设计报告初稿出来后乐老师给予了很多在论文格式上的指正，指出了很多在编写论文方面应该注意的问题，教会我该如何去修改。
其次，感谢同组内同学提供的资料协助，让我省了很多查找资料的时间，也感谢同学们给的提醒和建议，让我少走了一些弯路。
最后，感谢我这次做课程设计所借鉴的资料的作者们，在这些资料里我学到了很多专业的知识，对之前所学习的知识也有了更多的理解，同时学会了如何学以致用。
参考文献
[1] 蒋华勤. 电子技术基础实验. 中国计量出版社，2009.
[2]宋家友、乐丽琴. 数字电子技术. 哈尔滨工程大学出版，2011.
[3] 刘常澍. 数字逻辑电路（第一版）. 国防工业出版社，2002.
[4]赵春华、张学军 Multisim 9电子技术基础仿真实验. 机械工业出版社，2007.
[5] 路勇. 电子电路实践及仿真（第一版）. 清华大学出版社，2004.
[6]王毓银. 脉冲与数字电路（第三版）. 高等教育出版社，1999.
[7] 张义申，陆坤等. 电子设计技术[M].西安:电子科技大学出版，1996.
[8] 赵学良，张国华. 电源电路[M].北京:电子工业出版社，1995.
[9]《Research of Commercial Bifacial Silicon Solar Cells 》 2009, 4, 1520-1523, DOI: 10.1007/978-3-540-75997-3_309
[10]《Effect of the purity of CdTe starting material on the impurity profile in CdTe/CdS solar cell structures》1327-1331, DOI: 10.1007/s10853-005-0560-8