课 程 设 计
课程名称__数字电路课程设计____ 题目名称____多功能电子钟______ 学生学院_____物理学院_________ 专业班级____光信息11（1）____ 学 号_____3111008698_______ 学生姓名_______郑敏伟_________ 指导教师______刘汉瑞__________
2013 年 7 月 01 日
1. 多功能数字钟的电路设计
设计目的
1. 掌握数字钟的设计、组装与调试方法。 2. 熟悉集成电路的使用方法。 设计任务与要求
1. 时钟显示功能，能够以十进制显示“时”、“分”、“秒”。 2. 具有校准时、分的功能。
3. 整点自动报时，在整点时，便自动发出鸣叫声，时长1s 。 扩展功能： 闹钟功能，可按设定的时间闹时。
2. 系统原理框图
由振荡器输出稳定的高频脉冲信号作为时间基准，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“24翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒，
可发挥部分：使数字钟具有可整点报时与定时闹钟的功能。 数字钟的结构框图如图1所示
图1数字钟的结构框图
3. 设计方案与论证
时间脉冲产生电路
方案一：由集成电路定时器555与RC 组成的多谐振荡器作为时间标准信号源。 555与RC 振荡电路如图2所示
图 1 555与RC 组成的多谐振荡器图
方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。石英晶体振荡电路如图3所示
图 2 石英晶体振荡器图
方案三：由集成逻辑门与RC 组成的时钟源振荡器
门电路组成的振荡电路如图4所示
图 3 门电路组成的多谐振荡器图
用555组成的脉冲产生电路: R1=47kΩ，R2=47kΩ，C=10μF ，则555所产生的脉冲的为:f=1/[(R1+2*R2)CLn2=1Hz,而设计要求为1Hz, 在精度要求不是很高的时候可以使用。
石英晶体振荡电路:采用的32768晶体振荡电路, 其频率为32768Hz, 然后再经过15分频电路可得到标准的1Hz 的脉冲输出.R 的阻值, 对于TTL 门电路通常在0.7～2K Ω之间; 对于CMOS 门则常在10～100M Ω之间。
由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC 有关，而且还取决于门电路的阈值电压V TH ，由于V TH 容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。
综上分析，选择方案一，555与RC 组成的振荡电路较简单，易调节，成本较低
4. 电路图及设计文件
4.1工作原理
4.1.1电路总原理如图8所示
4.2电路设计
图8多功能数字钟的总原理图
4.2.1基于NE555的秒方波发生器的设计
用NE555芯片以及外围电路搭建成一个多谐振荡器，通过设计外围电路的参数输出方波频率为1Hz ，故称为秒方波发生器。由于脉冲的占空比对系统的影响不大，故把占空比设计为1/3。输出方波用作计数器及D 触发器的clk 信号。NE555定时器引脚图如图9所示，脉冲频率公式：
f=1／（R1+2R2）C ㏑2
选择R1=47K，R2=47K，RV1=2K，C=10μF ，形成电路图如图10所示：
图9 NE555的引脚图
2kΩ
Key=A
图10秒脉冲发生器
4.2.2基于74ls160的24\60进制计数器的设计
图11 74ls160的引脚图
表1 74ls160的功能表
4.2.3译码驱动及显示单元电路
译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，
4.2.4整点报时电路
个HC160的输入端口上输入标准时间，在再启动电路时，第一个上升沿到来时，也就置数成功，也就校准时间成功了。
上图左端连的是74HC160的置数端LOAD ，低电平有效。所以只要把开关打到下面的接地端，并且在74HC160的各个输入端，输入标准时间，在启动电路，等第一个上升沿到来就置数成功。
5. 测试方法与数据
5.1测试步骤如下：
仿真结果正常。
5.1.1 用示波器检测脉冲信号发生器部分，看其输出的秒脉冲信号的波形、频
率和周期等是否符合要求，必须确保秒脉冲信号的频率准确（F ＝1H Z ），这关系整个数字钟的准确性。
5.1.2分别将时、分、秒计数器的脉冲信号输入端调至较时脉冲，检查各计数
器是否按所要求的进制形式进行，显示是否正常。同时看较时电路是否达到较时的目的。
5.1.3时、分、秒计数器接回计时脉冲，看总体工作是否正常。
6. 元件清单
以及若干接地和，电源。
表2 元件清单表
7总结
结果基本符合要求，实现了相关功能，能正常显示时间。通过这次课程设计，让我感觉整体规划很重要，同时必须要有足够的耐心，脚踏实地一点一点的完成。
在拿到课程设计题目的时候，第一步要根据设计要求，思考原理以及实现方案。第二步要根据自己所选定的方案确定选用那些元器件，然后查阅相应芯片的资料，掌握其引脚分布以及用法。第三部将整体的设计分成各个子模块，然后一个模块一个模块的进行设计，最后将各个子模块整合在一起进行整体仿真。整个仿真过程中必须仔细认真，而且要有足够的耐心，不厌其烦的进行测量校正修改。直到得到预想的结果。
通过本次课程设计，通过借助网络搜集, 查阅相关资料巩固了所学知识。
从中提高了自己的实践能力。
8 参考文献
[1] 阎石. 数字电子技术基础（第五版） [M]. 北京：高等教育出版社,2006.5(2010年重印)
[2] 彭介华. 电子技术课程设计指导[M].北京：高等教育出版社，1997（2010年重印）
[3] 王港元. 电子电工实践指导[M].南昌：江西科学技术出版社，2003.1 [4] 谢自美. 电子线路设计•实验•测试[M].武汉：华中科技大学出版社，2006 [5] 童诗白，华成英. 模拟电子技术基础（第五版）[M].北京：高等教育出版社。2006
物理与电子信息学院数字电路课程设计成绩评定表
专业：电子信息工程 班级：1001本 学号：100802008姓名：陈雪平
课 程 设 计
课程名称__数字电路课程设计____ 题目名称____多功能电子钟______ 学生学院_____物理学院_________ 专业班级____光信息11（1）____ 学 号_____3111008698_______ 学生姓名_______郑敏伟_________ 指导教师______刘汉瑞__________
2013 年 7 月 01 日
1. 多功能数字钟的电路设计
设计目的
1. 掌握数字钟的设计、组装与调试方法。 2. 熟悉集成电路的使用方法。 设计任务与要求
1. 时钟显示功能，能够以十进制显示“时”、“分”、“秒”。 2. 具有校准时、分的功能。
3. 整点自动报时，在整点时，便自动发出鸣叫声，时长1s 。 扩展功能： 闹钟功能，可按设定的时间闹时。
2. 系统原理框图
由振荡器输出稳定的高频脉冲信号作为时间基准，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“24翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒，
可发挥部分：使数字钟具有可整点报时与定时闹钟的功能。 数字钟的结构框图如图1所示
图1数字钟的结构框图
3. 设计方案与论证
时间脉冲产生电路
方案一：由集成电路定时器555与RC 组成的多谐振荡器作为时间标准信号源。 555与RC 振荡电路如图2所示
图 1 555与RC 组成的多谐振荡器图
方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。石英晶体振荡电路如图3所示
图 2 石英晶体振荡器图
方案三：由集成逻辑门与RC 组成的时钟源振荡器
门电路组成的振荡电路如图4所示
图 3 门电路组成的多谐振荡器图
用555组成的脉冲产生电路: R1=47kΩ，R2=47kΩ，C=10μF ，则555所产生的脉冲的为:f=1/[(R1+2*R2)CLn2=1Hz,而设计要求为1Hz, 在精度要求不是很高的时候可以使用。
石英晶体振荡电路:采用的32768晶体振荡电路, 其频率为32768Hz, 然后再经过15分频电路可得到标准的1Hz 的脉冲输出.R 的阻值, 对于TTL 门电路通常在0.7～2K Ω之间; 对于CMOS 门则常在10～100M Ω之间。
由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC 有关，而且还取决于门电路的阈值电压V TH ，由于V TH 容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。
综上分析，选择方案一，555与RC 组成的振荡电路较简单，易调节，成本较低
4. 电路图及设计文件
4.1工作原理
4.1.1电路总原理如图8所示
4.2电路设计
图8多功能数字钟的总原理图
4.2.1基于NE555的秒方波发生器的设计
用NE555芯片以及外围电路搭建成一个多谐振荡器，通过设计外围电路的参数输出方波频率为1Hz ，故称为秒方波发生器。由于脉冲的占空比对系统的影响不大，故把占空比设计为1/3。输出方波用作计数器及D 触发器的clk 信号。NE555定时器引脚图如图9所示，脉冲频率公式：
f=1／（R1+2R2）C ㏑2
选择R1=47K，R2=47K，RV1=2K，C=10μF ，形成电路图如图10所示：
图9 NE555的引脚图
2kΩ
Key=A
图10秒脉冲发生器
4.2.2基于74ls160的24\60进制计数器的设计
图11 74ls160的引脚图
表1 74ls160的功能表
4.2.3译码驱动及显示单元电路
译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，
4.2.4整点报时电路
个HC160的输入端口上输入标准时间，在再启动电路时，第一个上升沿到来时，也就置数成功，也就校准时间成功了。
上图左端连的是74HC160的置数端LOAD ，低电平有效。所以只要把开关打到下面的接地端，并且在74HC160的各个输入端，输入标准时间，在启动电路，等第一个上升沿到来就置数成功。
5. 测试方法与数据
5.1测试步骤如下：
仿真结果正常。
5.1.1 用示波器检测脉冲信号发生器部分，看其输出的秒脉冲信号的波形、频
率和周期等是否符合要求，必须确保秒脉冲信号的频率准确（F ＝1H Z ），这关系整个数字钟的准确性。
5.1.2分别将时、分、秒计数器的脉冲信号输入端调至较时脉冲，检查各计数
器是否按所要求的进制形式进行，显示是否正常。同时看较时电路是否达到较时的目的。
5.1.3时、分、秒计数器接回计时脉冲，看总体工作是否正常。
6. 元件清单
以及若干接地和，电源。
表2 元件清单表
7总结
结果基本符合要求，实现了相关功能，能正常显示时间。通过这次课程设计，让我感觉整体规划很重要，同时必须要有足够的耐心，脚踏实地一点一点的完成。
在拿到课程设计题目的时候，第一步要根据设计要求，思考原理以及实现方案。第二步要根据自己所选定的方案确定选用那些元器件，然后查阅相应芯片的资料，掌握其引脚分布以及用法。第三部将整体的设计分成各个子模块，然后一个模块一个模块的进行设计，最后将各个子模块整合在一起进行整体仿真。整个仿真过程中必须仔细认真，而且要有足够的耐心，不厌其烦的进行测量校正修改。直到得到预想的结果。
通过本次课程设计，通过借助网络搜集, 查阅相关资料巩固了所学知识。
从中提高了自己的实践能力。
8 参考文献
[1] 阎石. 数字电子技术基础（第五版） [M]. 北京：高等教育出版社,2006.5(2010年重印)
[2] 彭介华. 电子技术课程设计指导[M].北京：高等教育出版社，1997（2010年重印）
[3] 王港元. 电子电工实践指导[M].南昌：江西科学技术出版社，2003.1 [4] 谢自美. 电子线路设计•实验•测试[M].武汉：华中科技大学出版社，2006 [5] 童诗白，华成英. 模拟电子技术基础（第五版）[M].北京：高等教育出版社。2006
物理与电子信息学院数字电路课程设计成绩评定表
专业：电子信息工程 班级：1001本 学号：100802008姓名：陈雪平