任意进制计数器的设计

任意进制计数器的设计

【摘 要】计数器集成芯片一般有4位二进制、8位二进制或十进制计数器,而在实际应用中,往往需要设计一个任意N 进制计数器,本文给出它的设计方法和案例。

【关键词】计数器;清零

一、 利用反馈清零法获得计数器

1 集成计数器清零方式

异步清零方式:与计数脉冲CP 无关,只要异步清零端出现清零信号,计数器立即被清零。此类计数器有同步十进制加法计数器CT74LS160、同步4位二进制加法计数器CT74LS161、同步十进制加/减计数器CT74LS192、同步4位二进制加/减计数器CT74LS193等。

同步清零方式:与计数脉冲CP 有关,同步清零端获得清零信号后,计数器并不立刻被清零,只是为清零创造条件,还需要再输入一个计数脉冲CP ,计数器才被清零。属于此类计数器有同步十进制加法计数器CT74LS162、同步4位二进制加法计数器CT74LS163、同步十进制加/减计数器CT74LS190、同步4位二进制加/减计数器CT74LS191等。

2 反馈清零法

对于异步清零方式:应在输入第N 个计数脉冲CP 后,利用计数器状态SN 进行译码产生清零信号加到异步清零端上,立刻使计数器清零,即实现了N 计数器。在计数器的有效循环中不包括状态SN ,所以状态SN 只在极短的瞬间出现称为过渡状态。

对于同步清零方式:应在输入第N-1个计数脉冲CP 后,利用计数器状态SN-1进行译码产生清零信号,在输入第N 个计数脉冲CP 时,计数器才被清零,回到初始零状态,从而实现N 计数器。可见同步清零没有过渡状态。

利用计数器的清零功能构成N 计数器时,并行数据输入端可接任意数据,其方法如下:

①写出N 计数器状态的二进制代码。异步清零方式利用状态SN ,同步清零方式利用状态SN-1。

②写出反馈清零函数。

③画逻辑图。

例1 试用CT74LS160的异步清零功能构成六进制计数器。

解:①写出SN 的二进制代码。SN=S6=0110

②写出反馈清零函数。

③画逻辑图。如图1所示。

图1 用CT74LS160的异步清零功能构成六进制计数器

图2 用CT74LS162的同步清零功能构成六进制计数器

例2 试用CT74LS162的同步清零功能构成六进制计数器。

解:

①写出SN-1的二进制代码。SN-1=S5=0101

②写出反馈清零函数。

③画逻辑图。如图2所示

二、 利用反馈置数法获得N 计数器

任意进制计数器的设计

【摘 要】计数器集成芯片一般有4位二进制、8位二进制或十进制计数器,而在实际应用中,往往需要设计一个任意N 进制计数器,本文给出它的设计方法和案例。

【关键词】计数器;清零

一、 利用反馈清零法获得计数器

1 集成计数器清零方式

异步清零方式:与计数脉冲CP 无关,只要异步清零端出现清零信号,计数器立即被清零。此类计数器有同步十进制加法计数器CT74LS160、同步4位二进制加法计数器CT74LS161、同步十进制加/减计数器CT74LS192、同步4位二进制加/减计数器CT74LS193等。

同步清零方式:与计数脉冲CP 有关,同步清零端获得清零信号后,计数器并不立刻被清零,只是为清零创造条件,还需要再输入一个计数脉冲CP ,计数器才被清零。属于此类计数器有同步十进制加法计数器CT74LS162、同步4位二进制加法计数器CT74LS163、同步十进制加/减计数器CT74LS190、同步4位二进制加/减计数器CT74LS191等。

2 反馈清零法

对于异步清零方式:应在输入第N 个计数脉冲CP 后,利用计数器状态SN 进行译码产生清零信号加到异步清零端上,立刻使计数器清零,即实现了N 计数器。在计数器的有效循环中不包括状态SN ,所以状态SN 只在极短的瞬间出现称为过渡状态。

对于同步清零方式:应在输入第N-1个计数脉冲CP 后,利用计数器状态SN-1进行译码产生清零信号,在输入第N 个计数脉冲CP 时,计数器才被清零,回到初始零状态,从而实现N 计数器。可见同步清零没有过渡状态。

利用计数器的清零功能构成N 计数器时,并行数据输入端可接任意数据,其方法如下:

①写出N 计数器状态的二进制代码。异步清零方式利用状态SN ,同步清零方式利用状态SN-1。

②写出反馈清零函数。

③画逻辑图。

例1 试用CT74LS160的异步清零功能构成六进制计数器。

解:①写出SN 的二进制代码。SN=S6=0110

②写出反馈清零函数。

③画逻辑图。如图1所示。

图1 用CT74LS160的异步清零功能构成六进制计数器

图2 用CT74LS162的同步清零功能构成六进制计数器

例2 试用CT74LS162的同步清零功能构成六进制计数器。

解:

①写出SN-1的二进制代码。SN-1=S5=0101

②写出反馈清零函数。

③画逻辑图。如图2所示

二、 利用反馈置数法获得N 计数器


相关文章

  • 逻辑电路设计中约束项与任意项的使用
  • 逻辑电路设计中约束项与任意项的使用 作者:孙建伟 来源:<职业·中旬>2013年第02期 摘 要:本文通过对约束项和任意项的讨论,提出只有正确地识别和合理地使用约束项和任意项,才可以设计出最简单.最科学.最适用的逻辑电路. 关键 ...查看


  • 数字电子技术实验指导
  • <数字电子技术基础> 实验指导书 广东海洋大学信息学院 二0一五年二月 目录 实验一 TTL 集成与非门的逻辑功能与参数测试 ......................... 3 实验二 74LS138译码器逻辑功能测试及应用 ...查看


  • 时序逻辑电路
  • 第五章 时序逻辑电路 前面介绍的组合逻辑电路无记忆功能.而时序逻辑电路的输出状态不仅取决于当时的输入信号,而且与电路原来的状态有关,或者说与电路以前的输入状态有关,具有记忆功能.触发器是时序逻辑电路的基本单元. 本章讨论的内容为时序逻辑电路 ...查看


  • 数字钟设计报告
  • 数字电子钟设计报告 目录 一. 设计任务和要求··································(1) 二.设计方案的选择与论证···························(2) 三.电路设计计算与分析····· ...查看


  • 2016云南特岗信息技术学科考点一
  • 2016云南特岗信息技术学科考点一 云南教师招聘考试请访问云南教师考试网,为了更好的协助大家备考云南教师招聘考试,中公云南教师考试网为大家准备了云南教师资格证的相关考试题型,大家可以参考学习,云南教师考试网祝大家早日成功. 计算机发展简史 ...查看


  • 脉冲序列发生器设计
  • 摘 要 脉冲序列检测器广泛应用于现代数字通信系统中, 随着通信技术的发展,对多路脉冲序列信号检测要求越来越高.现代通信系统的发展方向是功能更强.体积更小.速度更快.功耗更低, 大规模可编程逻辑器件FPGA 器件的集成度高.工作速度快.编程方 ...查看


  • 电子技术综合实验设计报告
  • 课程设计(综合实验)报告 ( 2013-- 2014年度第 一 学期) 名 称: 电子技术综合实验 题 目: 数 字 电 子 钟 院 系: 班 级: 学 号: 学生姓名:指导教师: 设计周数: 1周 成 绩: 日期: 2014 年 6 月 ...查看


  • 数字电子钟制作调试总结报告
  • 计算机学院 数字电子钟制作.调试报告 专业名称: 课程名称: 指导教师: 班 级: 姓 名: 学 号: 成 绩: (20010/2011 学年 第2学期) 数字电路应用 计应105 1008143525 一. 计划任务书 1.任务 数字电子 ...查看


  • 洗衣机定时控制器 倒计时
  • 电子课程设计 题目: 洗衣机定时控制器 学 院: 电子信息工程学院 班 级: 测控111201 姓 名: 罗以建 学 号: [1**********]3 指导教师: 刘 鑫 2013年12 月 26日 目 录 1. 2. 3. 4. 设计任 ...查看


热门内容