微电子器件可靠性习题
第一、二章 数学基础
1．微电子器件的可靠性是指产品在；完成能 的能力。
2．产品的可靠度为R(t)、失效概率为F(t)，则二者之间的关系式为。
3．描述微电子器件失效率和时间之间关系的曲线通常为一“浴盆”，该曲线明显分为三个区域，分别是 早期失效期 、 偶然失效期 和 耗损失效期 。
4．表决系统实际上是
5．设构成系统的单元的可靠度均为R ，则由两个单元构成的串联系统的可靠度为 22R ；由两个单元构成的并联系统的可靠度为 2R-R 。
6．产品的可靠度为R(t)、失效概率密度为f(t)，则二者之间的关系式为
’。
7．微电子器件的可靠度是指产品在和；完成能 的 概率 。
8．产品的可靠度为R(t)、失效概率密度为f(t)，失效率λ(t)，则三者之间的关系式为
29．设构成系统的单元的可靠度均为R ，则由两个单元构成的串联系统的可靠度为 ；
2由两个单元构成的并联系统的可靠度为 2R-R ；由三个单元构成的2/3(G)表决系统的
23可靠度为 3R-2R 。
10．100块IC ，在第100小时内失效数为6块，到第101小时失效11块，则该IC 在100小时的失效概率密度是 6/100 ，失效率是 5/94 。（给出分数形式即可）。（2分）
11．产品的可靠度降低到0.5时，其工作时间称为1/e时，其工作时间称为 特征寿命 。
12．λ(t ) 是一个比较常用的特征函数，它的单位用1/h，也常用%/1000h或10-9/h，后者称为菲特（Fit ），100万个器件工作1000h 后只有一个失效率，即1Fit 。
13．失效率单位有三种表示方法：1/h、%/1000h、（非特Fit ）10-9/h。通常可用每小时或每千小时的百分数作为产品失效的单位。对于可靠性要求特高的微电子器件产品，常用Fit 作为基准单位，1个非特所表示的物理意义是指10亿个产品，在1小时内只允许有一个产品失效，或者说每千小时内只允许有百万分之一的失效概率。
14．在t=0时，有N=100件产品开始工作，在t=100小时前有两个失效，而在100-105小时内失效1个，失效概率密度f （100）=1/5*100，失效率λ(100)=1/5*98，假如到t=1000小时前有51个失效，而在1000-1005小时内失效1个，此时f （1000）=1/5*100，λ(1000)=1/5*49。
15．一台电视机有1000个焊点，工作1000小时后检查100台电视机，发现有两点脱焊，则焊点的失效率（t=0）为λ(0)=2/1000*（105-0）=2*10-8/小时=20非特
一、简答和证明（满分14分）
1） 什么是失效概率密度f(t)？（2分）
2） 什么是失效率λ(t)？（2分）
3） 已知失效概率密度f(t)是失效概率F(t)的微商，证明f(t)和λ(t)之间的关系式为
f (t ) λ(t ) =（10分） 1-F (t ) 。
答题要点：
1) 失效概率密度是指产品在t 时刻的单位时间内发生失效的概率。
2) 失效率是指在时刻t 尚未失效的器件，在单位时间内失效的概率。
3) 方法一：
设N 个产品从t=0时刻开始工作，到t 时刻有n(t)个产品失效，到t+Δt 时刻有n(t+Δt) 个产品失效，则失效率可表示为：
f(t) =F '(t )
F(t+∆t) -F(t)∆t n(t+∆t) n(t)-() =∆t ∆n =N ∆t n(t+∆t) -n(t)λ(t) =(N -n(t))∆t ∆n =(N -n(t))∆t =
于是 n(t+∆t) n(t)-() f(t) = ∆t ∆n ∆n N -n(t) == N ∆t (N-n(t))∆t N =λ(t)R(t) 即
f(t)f(t)λ(t)== 方法二： R(t)1-F(t)
在t 时刻完好的产品，在[t,t+Δt]时间内失效的概率为：
P {t t }
在单位时间内失效的概率为：
P {t t }λ(t , ∆) = ∆t
t
发生。 t
所以有(t
根绝概率的乘法公式P （AB ）=P(A)P(B|A)
得：
P {t t }=
于是：
λ(t , ∆t ) =P {(t t }P {ξ>t }P {t t }∆t ⋅P {ξ>t }
F (t +∆t ) -F (t ) 1f (t ) f (t ) ⋅==∆t →0∆t ⋅P {ξ>t }R (t ) R (t ) 1-F (t ) lim λ(t , ∆t ) =lim ∆t →0
二、（满分10分）
1) 设构成系统的单元的可靠度均为R ，其寿命相互独立。分别推导出由两个单元串联和并
联构成的系统的可靠度；(6分)
答题要点：
1) 设两个单元的寿命分别为ξ1, ξ2，系统的寿命为ξS 。
则串联系统的可靠度为
R S (t ) =P {ξs >t }=P {min ξ>t }1≤i ≤n
=P {ξ1>t , ξ2>t } =P {ξ1>t }P {ξ2>t } =R 1R 2
由于R 1=R2=R
所以R S =R2
设并联系统的失效分布函数为F S （t ）
F S (t ) =P {ξs ≤t }=P {max ξ≤t }1≤i ≤n
=P {ξ1≤t , ξ2≤t } =P {ξ1≤t }P {ξ2≤t } =(1-R 1)(1-R 2) =1-2R +R 2
于是，并联系统的可靠度为R S （t ）=1-F(t)=R2-2R
第三章失效物理
1．微电子器件中热载流子的产生可以有3种方式，它们产生的载流子分别称为 沟道热载流
子 、 衬底热载流子 和 雪崩热载流子 。（3分）
2．电迁移的失效模式一般可以有3种，分别为、和。
3．目前公认的在Si-SiO 2界面SiO 2一侧存在的四种电荷为： 固定氧化层电荷
、 可动电荷 、 界面陷阱电荷 和 氧化层陷阱电荷 。
4．在外界热、电、机械应力作用下，发生在微电子器件内部及界面处的物理和化学变化及效应
会引起器件的失效，因此称之为 失效物理 。
5．由于辐射使DRAM 存储单元发生存储信息错误，称之为
三、（满分20分）
1） 画图说明pnp 晶体管中Si-SiO 2界面的Na +对反偏BC 结漏电流的影响；（10分）
2） 右图是Si-SiO 2界面存在Na +，且BC 结反偏时，反向漏电流虽反向电压的变化曲线，解
释图中曲线1、曲线2的形成原因？（10分）
答题要点：
1) 如下图所示，当氧化层中的Na +全部迁移到Si-SiO 2界面时，可以使P 区表面反型，形成沟道漏电，引起器件击穿。
半导体表面反型以后，反型层和原衬底之间构成一个pn 结，叫场感应结（相对于
掺杂过程所形成的冶金pn 结）。
这样npn 晶体管BC 结的有效面积增大，实际结面积除了原来的冶金结外，还应该
加上因表面电场感应的场感应结面积。所以，pn 结总的反向漏电流增大。
2) 当施加反向偏压时，场感应结将产生反向漏电，但沟道的反向漏电是横向通过沟道并流入地端的，如图中箭头所示。
由于n 沟道很薄，存在较大的横向电阻，因此横向电流必将在沟道中产生欧姆压
降，结果是沟道各处的压降不一样。
显然图中B 点电压等于外加反向偏压，沿y 轴的方向场感应结的压降将逐渐减小，
直到A 点电压降为零，因为对沟道电流有用的沟道为BA 段。
A 点会随着反向电压的增大而向右移动，所以又向沟道长度变大，楼电流变大，途
中OC 段。
随着反向电压的增加，场感应结空间电荷区宽度逐渐加宽，由于沟道很薄，所以
当反向电压增大到某一值V 夹断时，将会使B 点的空间电荷区直接与硅表面接触，沟道被空间电荷区夹断，发向漏电不再随电压增大而增加，曲线1的CD 段。
反向电压继续增大结击穿，电流猛增，曲线1的DE 段。
如果Si-SiO 2界面的Na +很多，使得表面反型层的电导率很高，因此尽管偏压很大，
场感应结的空间电荷区也很难扩展到贵表面，不容易出现夹断现象，曲线2。
五、（满分16分）
1) 什么是热载流子效应？(4分)
2) 以NMOS 管处于“开态”(VGS >0,VDS >0)为例，画图说明热载流子对阈值电压的影响；
(8分)
3) 简述避免热载流子效应的措施。(4分)
答题要点：
1） 能量比费米能级大几个kT 以上的载流子成为热载流子。热载流子与晶格处于热不平衡
状态，当其能量达到或超过Si-SiO 2的界面势垒时（对电子注入为3.2eV ，对空学为4.5eV ）便会注入到氧化层中，产生界面态、氧化层陷阱或被陷阱俘获，使氧化层电荷增加或者波动，成为热载流子效应。
2） NMOS 管处于“开态”时，热载流子主要是沟道热载流子。来源于沟道中的热载流子在
高电场的影响下，热电子将从源极向漏极运动，并受到加速，产生碰撞电离和散射。某些散射电子获得足够能量，超越Si-SiO 2的界面势垒，进入氧化层。从而对阈值电压产生影响（使之变大），因为栅上所加的正电压要有一部分用来抵销电子。
3） 采用LDD （Lightly Doped Drain-Source）结构；改善栅氧化层质量，降低热载流子陷阱
密度和俘获界面。
五、简述题（10分）
4) 什么是热载流子效应？(4分)
5) 除了沟道热载流子外，还有哪两种热载流子？（2分）
6) 以NMOS 管为例，简述沟道热载流子是如何产生的。(4分)
答题要点：
1） 能量比费米能级大几个kT 以上的载流子成为热载流子。热载流子与晶格处于热不平衡状态，当其能量达到或超过Si-SiO 2的界面势垒时（对电子注入为3.2eV ，对空学为4.5eV ）便会注入到氧化层中，产生界面态、氧化层陷阱或被陷阱俘获，使氧化层电荷增加或者波动，成为热载流子效应。
2） 衬底热载流子，雪崩注入热载流子。
3） 沟道中的热载流子在高电场的影响下，热电子将从源极向漏极运动，并受到加速，产生碰撞电离和散射。某些散射电子获得足够能量，超越Si-SiO 2的界面势垒，进入氧化层。从而对阈值电压产生影响（使之变大），因为栅上所加的正电压要有一部分用来抵销电子。
六、（满分20分）
CMOS 工艺会存在闩锁效应，设R S 和R W 分别为n 型衬底和p 阱寄生的电阻，β
分别为寄生晶体管的共基极电流增益。
1) 给出触发闩锁效应的条件；(6分)
2) 至少给七种抑制闩锁效应的措施，并给出每种措施所改变的参数。(14分) pnp 和βpnp
答题要点：
1）a 两个发射节正偏
b βnpn ⨯βpnp >1
c Ipower >I维持
2）
(1) 均匀其充分设计阱和衬底的接触 减小R S ,R W ；
(2) 采用保护环 减小R S ,R W ；
(3) 埋层 减小R w , βnpn ；
(4) 采用外延层 减小R S ；
(5) 采用伪收集器收集由横向pnp 发射极注入的空穴，阻止纵向npn 的基极注入，从而有效
地减小βnpn ；
(6) PMOS 管尽可能离P 阱远些 减小βpnp ；
(7) 增加阱深 减小βpnp ；
(8) 采用SOS 工艺。
二、（满分14分）
4） 半导体集成电路一般为什么采用金属铝所谓互连线？（4分）
5） 金属铝作为互连线有何缺点？（3分）
6） 以金属铝为例说明什么是电迁移？（3分）
7） 说明电迁移产生的原因。（4分）
答题要点：
a) 导电率高；
可与贵材料形成低阻值的欧姆接触；
与SiO 2等介质具有良好的粘附性；
便于加工。
b) 性软，机械强度低，易于划伤；
化学性能活跃，易受腐蚀；
高电流密度下抗电迁移能力差。
c) 铝条内有一定电流通过时，金属离子会沿导体会产生质量的运输，其结果会是导体的某
些部位产生空洞或者晶须（小丘），这就是电迁移现象。
d) 外因：温度高，电流密度大；
内因：金属薄膜导体因结构的非均匀性，存在一定的空位浓度，金属离子通过空位而动，
但是是随机的，当有外力作用时会产生定向运动。
六、简答及分析题（20分）
1）简述集成电路采用金属铝作为互连线的优缺点；（7分）
2）以铝为例，说明什么是电迁移现象？（3分）
3）简述点迁移的产生原因（内因、外因）；（4分）
4）影响电迁移的因素之一是布线的几何尺寸，简要说明铝线的长度，宽度和由电迁移决定的寿命之间的关系？（6分）
答题要点：
1） 优点：a 导电率高；b 可以硅材料形成低阻值的欧姆接触；c 与SiO 2等介质具有良好的粘
附性；d 便于加工。
缺点：a 性软，机械强度低，容易划伤；b 化学性能活跃，易受腐蚀；c 抗电迁移能力差。
2） 当铝条内有一定电流通过时，金属离子会沿导体产生质量的输运，其结果会使导体的某些
部位产生空洞或晶须（小丘）。
3） 外因：高温或者即使在低温如果电流密度较大时，都会发生电迁移。
内因：金属薄膜导体结构的非均匀形式的导体内从在一定的空位浓度，金属离子通过空位
而动，但是随机的，当存在外力时会发生定向运动。
4） a 铝线的长度增加，寿命变短；
b 线宽比材料晶粒直径大时，线宽愈大，寿命愈长；
c 线宽和金属晶粒直径相近时，线宽变窄，寿命变长。
五、（满分16分）
下图为一CMOS DRAM存储单元的剖面图。
3） 画出其对应电路图，并说明其工作原理；（7分）
4） 利用该图说明什么是软误差以及其对DRAM
单元的影响机理；（6分）
5） 如何减小或避免软误差的影响？（3分）
答题要点：
1）
多晶硅2为门控MOS 的栅，即字线，多晶硅1接固定正电位，使其下形成反型层，同时
形成PN 结，结电容即为存储单元的电容。当字线接“1”时，多晶硅2下面的硅也反型，是多晶硅1下面的反型层和漏相连。如果漏（位线——接“1”，则反型层电位上升，电容上的存储电荷增加，即表示存入“1”，相反，则反型层电位下降，电容存储电荷减小，即表示存入的是“0”。
2）α射线等高能粒子束使DRAM 的存储单元产生错误，称为软误差。
器件封装材料中含有微量元素铀等放射性物质，它们衰变时会产生高能α射线，自然界辐射中也存在的α射线，α具有较强的穿透能力，可以进入硅中，产生电子-空穴对，空穴会经衬底溜走，而电子流向硅内，当DRAM 存“1”时，其高电位的势阱俘获电子，使存储的“1”变为“0”，
3）提高封装材料的纯度；
芯片表面涂阻挡层；
增加存储单元单位面积的电荷存储量。
七、（满分14分）
1） 在CMOS 电路中为什么要考虑栅氧击穿？(4分)
2） 说明栅氧击穿的分类；(6分)
3） 简述栅氧击穿的机理。(4分
答题要点：
1) a 器件特征尺寸不断缩小，栅氧化层不断减薄，要求介质承受电场强度不断增加；
b IC集成度不断提高，芯片上的器件增多，栅氧化层总面接增大，存在缺陷的概率增加。
2) （1）瞬时击穿
a 本征击穿：芯片一加电压，电场强度超过介质材料所能承受的临界电场，介质因电流很大，马上击穿。
b 非本征击穿：局部氧化层厚度较薄，或存在空洞、裂缝、杂质等造成介质击穿。
（2）与时间有关的介质击穿（TDDB ）：施加电场低于栅氧本征击穿场强，未引起本征击穿，但经历一定时间后发生了击穿，原因是氧化层内产生并积累缺陷/陷阱。
3) 分为两个阶段
第一阶段为积累/建立阶段：在电应力作用下，氧化层内部及Si-SiO 2界面处发生缺陷（陷阱、电荷）的积累，使局部电场增强
第二阶段为快速逸溃阶段：当第一阶段的缺陷积累达到某一程度，使局部电场达到某一临界值，
便转入第二阶段，氧化层迅速击穿。
第四章 失效分析
1．电子产品在以应用时，往往会因为各种而失去规定的功能，即所谓。
（2分）
6．失效——丧失功能或降低到不能满足规定的要求。
7．失效模式——失效现象的表现形式，与产生原因无关。如开路、短路、参数漂移、不稳定等
8．失效机理——失效模式的物理化学变化过程，并对导致失效的物理化学变化提供了解释。如
电迁移开路，银电化学迁移短路
9．应力——驱动产品完成功能所需的动力和加在产品上的环境条件。是产品退化的诱因。
一．失效机理概念及定义：
⏹ 过电应力(EOS) ——元器件承受的电流、电压应力或功率超过其允许的最大
范围。
⏹ 静电放电(ESD) ——处于不同静电电位两个物体间的静电电荷的转移就是
静电放电。这种静电电荷的转移方式有多种，如接触放电、空气放电，静电
放电一般是指静电的快速转移或泄放。
⏹ 闩锁效应(Latch-up)——IC 由于过电应力触发内部寄生晶体管结构而呈现
的一种低阻状态，这种状态在触发条件去除或中止后仍会存在。
⏹ 辐射损伤——在自然界和人造辐射环境中，各种带电或不带电的高能粒子
（如质子、电子、中子）以及各种高能射线（X 射线、γ射线）对IC 造成
的损伤。
⏹ 氧化层电荷——IC 中存在与氧化层有关的电荷，包括固定氧化层电荷Qf 、
可动电荷Qm 、界面陷阱电荷和Qit 氧化层陷阱电荷Qot 。
⏹ 热载流子(HC) ——指其能量比费米能级大几个kT 以上的载流子，这些载
流子与晶格不处于热平衡状态，当其能量达到或超过Si-SiO2界面势垒时便
会注入到氧化层中，产生界面态，氧化层陷阱或被陷阱所俘获，使氧化层电
荷增加或波动不稳，这就是载流子效应。由于电子注入时所需要能量比空穴
低，所以一般不特别说明的热载流子多指热电子。双极器件与MOS 器件中
均存在热载流子注入效应。
⏹ 栅氧击穿 ——在MOS 器件及其IC 电路中，栅极下面存在一薄层SiO2，
此即统称的栅氧（化层）。栅氧的漏电与栅氧质量关系极大，漏电增加到一
定程度即构成击穿，导致器件失效。
⏹ 与时间有关的介质击穿(TDDB)——是指施加的电场低于栅氧的本征击穿场
强，并未引起本征击穿，但经历一定时间后仍发生击穿现象。这是由于施加
应力过程中，氧化层内产生并聚集了缺陷（陷阱）的原因。
⏹ 电迁移(EM) ——当器件工作时，金属互连线的铝条内有一定电流通过，金
属离子会沿导体产生质量的运输，其结果会使导体的某些部位出现空洞或晶
须（小丘），这即电迁移现象。
⏹ 应力迁移(SM)——铝条经过温度循环或高温处理，由于应力的作用也会发
生铝条开路断裂的失效。这时空洞多发生在晶粒边界处，这种现象叫应力迁
移，以与通电后铝条产生电迁移的失效区别。铝条愈细，应力迁移失效愈严
重。
⏹ 键合失效——是指金丝和铝互连之间的键合失效。由于金-铝之间的化学势
不同，经长期使用或200℃以上高温储存后，会产生多种金属间化合物，如
紫斑、白斑等。结果使铝层变薄，粘附性下降，造成半断线状态，接触电阻
增加，最后导致开路失效。 在300℃高温下还会产生空洞，即柯肯德尔效
应，这种效应是在高温下金向铝中迅速扩散并形成化合物，在键合点四周出
现环形空洞，使铝膜部分或全部脱离，形成高阻或开路。
⏹ PN 结穿钉——是指在长期电应力或突发的强电流的作用下， 在PN 结处局
部铝-硅熔融生成合金钉，穿透PN 结，造成PN 结短路的现象。
⏹ 腐蚀失效——许多IC 是用树脂包封的，然而水汽可以穿过树脂体和引脚-
树脂界面到达铝互连处，由水汽带入的外部杂质或从树脂中溶解的杂质与金
属铝作用，使铝互连线发生化学腐蚀或电化学腐蚀。
二．金属化电迁移－解释
在外电场作用下，金属离子受到两种力的作用:
⏹ 一种是电场力，使金属离子由正极向负极移动；
⏹ 另一种是导电电子和金属离子间相互碰撞发生动量交换而使金属离子受到与电子
流方向一致的作用力，金属离子由负极向正极移动，这种作用力俗称―电子风‖。
⏹ 对铝、金等金属膜，电场力很小，金属离子主要受电子风的影响，结果使金属离子
与电子流一样朝正极移动，在正极端形成金属离子的堆积，形成小丘，而在负极端
产生空洞，使金属条断开。
金属的腐蚀－解释
⏹ 当金属与周围介质接触时，由于发生化学反应或电化学作用而引起金属的破坏叫做
金属的腐蚀。
⏹ 金属的腐蚀现象十分普遍，在电子元器件中，外引线及封装壳内的金属因化学反应
或电化学作用引起电性能恶化直至失效。
银离子迁移 银的迁移是一种电化学现象，在具备水份和电场的条件时发生。
过应力
⏹ 电应力--电源输出输入的电流、电压超过规定的最大额定值
⏹ 热应力--环境温度、壳温、结温超过规定的最大额定值
⏹ 机械应力--振动、冲击、离心力超过规定的最大额定值
CMOS 电路闩锁失效
⏹ 闩锁（latch-up ）是指CMOS 电路中固有的寄生可控硅结构被触发导通，在电源和地
之间形成低阻大电流通路的现象。
⏹ MOS 集成电路使用的主要失效机理
⏹ 条件--在使用上VDD>(VI;VO)
⏹ 危害--一旦导通电源端产生很大电流，破坏性和非破坏性
⏹ 失效特点--电现象内部失效判别。
ESD 失效机理－解释
⏹ 处于不同静电电位的两个物体间发生的静电电荷转移就形成了静电放电，这种静电
放电将给电子元器件带来损伤，引起产品失效。
⏹ 电子元器件由静电放电引发的失效可分为突发性失效和潜在性失效两种模式。
⏹ 突发性失效是指元器件受到静电放电损伤后，突然完全丧失其规定的功能，主要表
现为开路、短路或参数严重漂移。
⏹ 潜在性失效是指静电放电能量较低，仅在元器件内部造成轻微损伤，放电后器件电
参数仍然合格或略有变化。但器件的抗过电应力能力已经明显削弱，再受到工作应
力后将进一步退化，使用寿命将明显缩短。
⏹ 过电压场致失效 发生于M0S 器件，包括含有MOS 电容或钽电容的双极型电路和
混合电路；
⏹ 过电流热致失效 多发生于双极器件，包括输入用pn 结二极管保护的MOS 电路、
肖特基二极管以及含有双极器件的混合电路。
实际发生哪种失效，取决于静电放电回路的绝缘程度。
⏹ 如果放电回路阻抗较低，绝缘性差，元器件往往会因放电期间产生强电流脉冲导致
高温损伤，这属于过电流损伤
⏹ 如果放电回路阻抗较高，绝缘性好，则元器件会因接受了高电荷而产生高电压，导
致强电场损伤，这属于过电压损伤
塑封器件―爆米花效应‖（分层效应）
―爆米花效应‖是指塑封器件塑封材料内的水份在高温下受热发生膨胀，使塑封料与金属框架和芯片间发生分层，拉断键合丝，发生开路失效或间歇失效。
芯片焊接缺陷
导致热烧毁的主要原因
• 界面空洞
• 热疲劳
键合失效机理
金铝化合物失效－解释
金和铝键合，在长期贮存和使用后，因化学势不同，它们之间能生成AuAl2，AuAl ， Au2Al ，Au5Al2，Au4Al 等金属间化合物（IMC ）。这几种IMC 的晶格常数、膨胀系数、形成过程中体积的变化、颜色和物理性质是不同的，且电导率较低。AuAl2、Au5Al2、Au4Al 呈浅金黄色，AuAl2呈紫色，俗称紫斑，Au2Al 呈白色，称白斑。
在键合点处生成了Au －Al 间IMC 之后，键合强度降低、变脆开裂、接触电阻增大，器件出现性能退化或引线从键合界面处脱落导致开路。
柯肯德尔效应（Kirkendall ）
⏹ 在AuAL 键合系统中，若采用Au 丝热压焊工艺，由于高温（300℃以上），金向铝
中迅速扩散，金的扩散速度大于铝扩散速度，结果出现了在金层一侧留下部分原子
空隙，这些原子空隙自发聚积，在金属间化合物与金属交界面上形成了空洞，这称
为柯肯德尔效应。
⏹ 当柯氏效应－空洞增大到一定程度后，将使键合界面强度急剧下降，接触电阻增大，
最终导致开路。
金属－半导体接触失效－解释
⏹ 欧姆接触，肖特基接触
⏹ 铝－硅接触尖峰或溶坑
• 在高温加电时扩散和迁移同时存在
• 铝在硅中扩散, 形成尖峰，发射极PN 结短路
• 硅在铝中扩散，接触面空洞—开路
⏹ GaAs 器件的主要失效原因
措施:难熔多层金属化如PtSi —Ti/W--Al
氧化层击穿
• 离子感应
• 隧道效应
• 与时间有关的介质击穿
• 氧化层缺陷击穿--早期失效
氧化层电荷
• 固定氧化层电荷--不影响稳定性
• 可动离子电荷--影响(主要Na+离子沾污)
• 介面陷阱电荷--影响(主要是电离辐射)
• 氧化层陷阱电荷--参数漂移(热电子注入是其形式之一)
1．失效分析的目的
⏹ 找出失效原因
⏹ 追溯产品的设计（含选型）﹑制造﹑使用、管理存在的不良因素
⏹ 提出纠正措施，预防失效的再发生，改进管理
⏹ 提高产品可靠性，降低全寿命周期成本
3．高温和高温电偏置试验。被分析的元器件如果属于漏电流大或不稳定、增益低的情况，为了
证实芯片表面是否被污染，一般将元器件进行高温烘烤，并对比烘烤前后的有关性能。讲述其体做法。
4．以失效分析为目的的电测技术
连接性测试
待机电流测试 正常电源电压作用下，无信号输入时的集成电路的电源电
流叫待机电流。好坏电路的待机电流的比较是确定失效原因和确定失效分析
后续步骤的重要依据。如待机电流偏大，则说明芯片内部有局部漏电区域，
应采用光辐射显微镜（EMM ）做漏电区失效定位；如电流偏小，则说明芯
片内部电源端或地端相连的部分金属化互连线或引线有开路；如电流为0，
说明芯片与电源端或地端相连的金属化互连线或引线有开路。开路失效可试
用X 射线透视和开封镜检进行分析。
端口测试 由于ESD 保护电路广泛用于CMOS 电路，电源端对输入/输
出端以及输入/输出端对地端可等效为两个串联的二极管图，而CMOS 电路
的内电路的输入端为MOS 器件，由MOS 器件栅极的绝缘性，各端口对地
端/电源端以及电源端对地端的正常I-V 特性类似于二极管的I-V 特性。测
量并比较好坏电路各端口对地端或对电源端I-V 特性，可确定失效端口。也
可对好坏电路各端口对地端或电源端作正反向的电阻测量，确定失效端口。
5．无损失效分析技术
定义为不必打开封装对样品进行失效定位和失效分析的技术。
电测技术
X 射线透视技术和反射式扫描声学显微技术（C-SAM ）
6．以测量电压效应为基础的失效分析定位技术 集成电路复杂性决定了失效定位在失效分析中
的关键作用。打开封装后，用显微镜看不到失效部位时，就需对芯片进行电激励，根据芯片表面节点的电压、波形或发光异常点进行失效定位。
扫描显微镜的电压衬度像
芯片内部节点的波形测量
7．以测量电流效应为基础的失效分析定位技术
显微红外热像分析技术
液晶热点检测技术
光发射显微分析技术
8．失效分析技术 以失效分析为目的的电测技术、无损失效分析技术、样品制备技术、显微形
貌像技术、以测量电压效应为基础的失效分析定位技术、以测量电流效应为基础的失效分析定位技术、电子元器件化学成分分析技术、
9．IC 失效原因 过电应力(EOS) /静电放电(ESD) 、工艺缺陷、结构缺陷及材料缺陷
过电应力和塑封器件的分层是IC 在使用过程中最常见的失效原因；
第五章 可靠性设计
1．微电路常规可靠性设计技术包括
2．内建可靠性及其技术特点？
四、（满分14分）
2) 什么是元件灵敏度S ，给出其数学表达式？(3分)
3) 什么是相对灵敏度S N ，给出其数学表达式？(3分)
4) 计算由图中输出电压u o 对电阻R 1，R 2的元件灵敏度和相对灵敏度。(8分)
答题要点：
a) 元件灵敏度S 是指电路特性参数T 对o 元器件值X 绝对变化的灵敏度，即为T 对X 的变化率。
S (T . X ) =∂T ∂X
XS (T , X ) 100
b) 相对灵敏度S N 是指电路特性T 对元器件值X 相对变化的灵敏度。 S N (T . X ) =c) ∂u u i R 21S (u o , R 1) =o =-=-∂R 1(R 1+R 2) 216S (u o , R 2) =∂u o u i R 13==∂R 2(R 1+R 2) 216
S (u o , R 1) R 1u i R 1R 23=-=-100100(R 1+R 2) 21600
S (u o , R 2) R 2u i R 1R 23==100100(R 1+R 2) 21600S N (u o , R 1) =S N (u o , R 2) =
1．可靠性设计中，经常采用的两种常规设计方法是
第六章 工艺可靠性
1．不考虑电流集边效应，纵向npn 管的发射极处的接触为型接触，基极处的接触为
水平 型接触，集电极处的接触为 垂直 型接触；MOS 管的源极接触为 水平 型接触。(4分)
2．金属-半导体的接触按照电流流过界面层后在半导体内的流动方向可分为 垂直 型和 水
平 型。
3．正态分布标准偏差σ的大小反映了参数的分散程度，σ越小，工艺参数的分布越集中。
4．标准偏差σ一方面代表了工艺参数的集中程度，同时也反映了该工序生产合格产品能力的强
弱。对正态分布，绝大部分参数值集中在μ±3 σ范围内（对应6σ），其比例为99.73%，代表参数的正常波动范围幅度。因此通常将6σ成为工序能力。
5．工业生产中通常采用工序能力指数评价生产工艺水平。
8．工序能力指数Cp 来表示工艺水平满足工艺参数规范要求的程度。实际工序能力指数Cpk 值
实际上直接反映了工艺成品率的高低，因此定量地表征了该工序满足工艺规范要求的能力。现代工业生产对工序能力指数提出了Cp 不小于2、Cpk 不小于1.5的要求，以保证工艺不合格率不大于3.4PPM 。
9．工艺参数遵循正态分布，绝大部分参数值集中在μ±3 σ范围内，其比例为99.73%。因此通
常将6σ称为工序能力。 6σ的范围越小，表示该工序的固有能力越强。
10．元器件内在质量和可靠性的核心评价技术：工序能力指数Cpk 、工艺过程统计受控状态分析
spc 、产品出厂平均质量水平ppm 。
11．传统的参数测试和可靠性试验方法已不能适应现代元器件产品质量和可靠性评价的要求，
需要从设计和制造角度保证和评价元器件的内在质量和可靠性。
12．只有能力很强的生产线在稳定受控的条件下才能生产出内在质量好可靠性高的产品。工艺
过程能力的强弱用工序能力指数cpk 定量评价。过程是否稳定受控用spc 技术进行定量分析。
13．采用PPM 技术评价出厂产品的平均质量，能综合反映产品的设计和制造水平。
14．产品生产厂家在生产过程中采用SPC 、Cpk 、PPM 分析、评价技术可以保证生产出内在质量
高的产品。生产方向用户提供电子产品时，不但要通过参数测试和试验来证明产品满足规范要求，还要应用和要求，提交SPC 、Cpk 、PPM 数据，证明提供的产品具有较高的质量和可靠性。
15．对生产过程进行统计质量控制和评价时涉及到确定关键工序、确定关键工艺参数、实验设
计和工艺条件的优化确定、工艺参数数据的采集、工序能力评价、统计过程控制状态和统计分析工具的应用等几方面的工作。
16．Cpk 评价的是工艺总体水平，而不是一次操作的具体情况。因此，在日常生产过程中，不需
要将工序能力指数评价作为每天比做的常规工作，可以隔一段时间观察一次变化情况。
17．工序能力指数评价是用有限的工艺参数数据推算工艺水平的，包括工艺成品率水平。尽管
采用的工艺参数数据可能都满足规范要求，但是可以由这些数据推算出工艺的不合格率。
18．在生产中如何确定关键工艺参数以及对工艺参数规范的合理要求是一个关键问题，也是正
确计算工序能力指数的前提条件。
19．6σ设计是指工艺规范要求的范围为±6σ，同时以工艺参数分布中心μ与参数规范中心T0
偏移为1.5σ作为参考条件的，将实现6σ设计要求时的工艺不合格品率3.4PPM 作为6σ的设计目标。目前，6σ设计要求代表了国际上现代工业生产对工序能力指数的高标准要求。
20．提高工序能力指数和实现6σ设计目标的要求是一致的，基本途径有三条：减小工艺参数分
布的标准偏差；使工艺参数分布的均值尽量与规范要求中心值靠近；扩大工艺规范要求的范围。
21．工艺的起伏变化是不可避免的。如果工艺的起伏变化完全是由随机原因引起的，不存在异
常原因，则称工艺处于统计受控状态。只有在统计受控的条件下，才能生产出内在质量好、可靠性高的产品。
22．工艺是否处于统计受控状态与工艺参数是否满足规范要求是两类不同的问题。
23．采用SPC 技术可以定量评价工艺是否处于统计受控状态。SPC 分析的核心技术是控制图。
第七章 可靠性试验
1． 决定该批产品被接收的概率，表征接收概率和产品不合格
率关系的曲线称为 OC 曲线，又称为 接收概率曲线。（4分）
2．
1．什么是可靠性增长试验和老炼试验？；(4分) 可靠性增长试验是为暴露产品的可靠性薄弱环
节，对产品施加特定的强应力，使其失效，依据失效机理确定产品的可靠性薄弱环节，实施改进措施，然后对该机后的产品施加新的应力，寻找新的薄弱环节。随着试验的不断进行，产品的可靠性逐步增长； 老炼试验是使产品的微结构进入稳定状态，以便使产品工作状态具有设计者赋予的稳定功能。
筛选试验目的是剔除不合格和早期失效产品，使其处于浴盆曲线的早期失效期与偶然失效期的
交界。
1．开路的可能失效机理有过电应力（EOS ）损伤、金属电迁移、金属化的电化学腐蚀、压焊点
脱落、CMOS 电路的闩锁效应、塑封器件的爆米花效应等
2．漏电和短路可能的失效机理有静电放电（EOS ）损伤、颗粒引发短路、介质击穿、pn 结微等
离子击穿、Si-Al 互融
3．参数漂移可能的失效机理有封装内水汽凝结、介质的离子沾污、辐射损伤、欧姆接触退化、
金属电迁移
4．辐射对电子元器件的影响：参数漂移、软失效
5．按电测结果分类，失效模式可分为：开路、短路或漏电、参数漂移、功能失效。
6．失效分析技术的延伸：进货分析作用：选择优质的进货渠道，防止假冒伪劣元器件进入整机
生产线；良品分析的作用：学习先进技术的捷径；破坏性物理分析（DPA ）：失效前的物理分析
7．失效分析的一般程序：收集失效现场证据；电测并确定实现模式；非破坏检查；打开封装； 镜检；通电并进行失效定位；对失效部位进行物理化学分析，确定失效机理；综合分析，确定
失效原因，提出纠正措施。
8．收集失效现场数据 作用：根据失效现场数据估计失效原因和失效责任方，根据失效环境：
潮湿、辐射，根据失效应力：过电、静电、高温、低温、高低温，根据失效发生期：早期、随机、磨损；失效现场数据的内容。
9．水汽对电子元器件的影响：电参数漂移、外引线的腐蚀、金属化腐蚀、金属半导体接触退化
10．失效应力与失效模式的相关性：过电：pn 结烧毁、电源内引线烧毁、电源金属化烧毁，静
电：mos 器件氧化层击穿、输入保护电路潜在损伤或烧毁， 热：键合失效、Al-Si 互溶、pn 结漏电， 热电：金属电迁移、欧姆接触退化， 高低温：芯片断裂、芯片粘结失效， 低温：芯片断裂
11．失效发生期与失效机理的关系：早期失效：设计失误、工艺缺陷、材料缺陷、筛选不充分 随机失效：静电损伤、过电损伤，磨损失效：原器件老化；随机失效有突发性和明显性；早期
失效和磨损失效有时间性和隐藏性
12．以失效分析为目的的电测技术：电测在失效分析中的作用：重现失效现象，确定失效模式，
缩小故障隔离区，确定失效定位的激励条件，为进行信号寻迹法失效定位创造条件；电测得种类和相关性：连接性失效、电参数失效、功能失效
13．电子元器件失效分析的简单实用测试技术：连接性测试：万用表测量各管脚对地端/电源端/
另一管脚的电阻，可发现开路、短路和特性退化的管脚。电阻显著增大或减小说明有金属化开路或漏电部位。待机电流测试：所有输入端接地（或电源），所有输出端开路，测电源端对地端电流，待机电流显著增大说明有漏电失效部位，待机电流显著减小说明有开路失效部位。
14．电子元器件失效分析的简单实用测试技术：各端口对地/电源端的漏电流（或i-v ）测试，可
确定失效管脚；特性异常与否用好坏特性比较法确定。
15．由反向I-V 特性确定失效机理：直线为电阻特性，pn 结穿钉，属严重EOS 损伤；反向漏电
流随电压缓慢增大，pn 结受EOS 损伤或ESD 损伤；反向击穿电压下降，pn 结受EOS 损伤或ESD 损伤；反向击穿电压不稳定，芯片断裂，芯片受潮；高温储存试验可区分离子沾污和过电应力损伤试验。
16．无损失效分析技术：无损分析的重要性（从质检和失效分析两方面考虑）；X 射线透视技术：
用途：观察芯片和内引线的完整性；反射式声学扫描显微技术：观察芯片粘结的完整性，微裂纹，芯片断裂，界面断层
17．模拟失效分析技术：定义：通过比较模拟试验引起的失效现象与现场失效现象确定失效原
因的技术；模拟试验的种类：高温存储、潮热、高低温循环、静电放电、过电试验、闩锁试验等
18．样品制备技术：打开封装、去钝化层、去层间介质层、抛切面技术、去金属化层；增强可
视性和可测试性；风险及防范：监控
19．去层间介质：作用 多层结构芯片失效分析；方法：反应离子腐蚀；特点：材料选择性和方
向性；结果
20．以测量电流效应为基础的失效定位技术：红外热像技术 用途：热分布图、定热点；光发射
显微镜 用途：微漏电点失效定位，栅氧化层缺陷，pn 结缺陷，闩锁效应；电子束感生电流像 用途：pn 结缺陷
21．聚焦离子束技术 用途：制备探测通孔，实现多层布线VLSI 的下层金属节点的电压和波形
测试；为对准下层金属制备通孔，可同时显示CAD 设计版图和芯片实时图像，可根据版图确定钻孔部位；在VLSI 芯片上进行线路修改，省去重新制版和流片的手续，加快产品研制；为观察内部缺陷，对样品进行局部抛切面；扫描离子显微镜可用于形貌观察
22．塑料封装失效机理：封装分层并长期暴露于潮湿环境；器件受热，封装内水汽膨胀；机械
应力引起芯片形变和压焊点脱落；漏电流变化或开路。纠正措施：装配前塑封器件不能长时暴露于潮湿空气；塑封器件长时暴露于潮湿空气，装配前要烘干；控制封装工艺，避免塑封
器件分层；控制电路板焊接工艺，防止塑封器件长时间过热。
23．引起键合失效的机理：半导体器件的铝电极与管脚用内引线连接，内引线可分为金线和铝
线两种。金-铝键合失效主要表现是：金内引线与芯片上的铝层压焊点发生固相反应，形成称为紫斑的AuAl2化合物，导致接触不良或引线脱落；由于金-铝原子互扩散的扩散系数不同，在金-铝界面还会形成科肯德尔空洞，会引起压焊点开路；引线键合失效的其它原因是键合工艺不良。
24．引线键合失效的外部原因和分析方法：失效原因：高温试验、振动试验、过电应力、受潮、
工艺不良。失效内因：压焊点金-铝发生化学反应和扩散。失效分析方法:X射线透视、扫描声学显微镜、打开封装、显微观察、X 射线能谱分析。质检方法：引线拉力测试。纠正措施：金-铝键合器件应避免在高温度下使用和试验。为避免金-铝键合失效，可改用铝硅-铝和无线键合。
25．水汽和离子沾污的失效分析方法：芯片表面水汽和离子沾污；介质层内部离子沾污。
26．芯片表面水汽和离子沾污：失效分析方法：烘烤或开封清洗；试验结果分析：反向特性可
完全恢复为离子沾污和受潮，方向特性不可完全恢复为过电或静电。
27．介质层内部离子沾污：高温储存；高温反偏
28．EOS 损伤的种类和机理：过流（引起过热）：内引线熔断；金属化互连线熔断；pn 结漏电；
pn 结穿钉；金属热电迁移。过压：氧化层针孔；热电子注入
29．CMOS 电路的闩锁效应：定义：触发信号进入I/O端或电源端，电源电流剧增。可控硅特点：
触发控制极，阳极-阴极导通。触发停止后，阳极-阴极继续导通。电源电压关断，不再导通。CMOS 电路的闩锁效应（大电源电流）的成因：可控硅效应。发生闩锁效应的条件：输入电流大于触发电流。
30．过电EOS 与静电ESD 的区别：电源和地烧毁多为EOS ；输入端烧毁难区分，有可能是ESD ；
电路板上烧毁为EOS ，未使用失效多为ESD ；EOS 直观性强，ESD 较隐蔽；EOS 有明显的热效应，ESD 无。EOS 和ESD 的失效分析方法：端口电流明显增大或减小是失效信号；颜色变化是EOS 的信号；模拟试验重现失效是重要方法。
31．静电防护：静电源的剩余电荷=产生电荷-泄露电荷；最小化静电源的产生电荷：减小摩擦起
电：增加空气湿度，用防护静电地板，防静电包装器件。减小感应起电：器件静电屏蔽，绝缘导体接地（仪器接地、电烙铁接地）；最大化静电源的放电：防静电手镯，仪器烙铁接地；最小化器件对地放电：防静电桌经大电阻接地（为什么不用金属桌）
32．金属电迁移原理和预防：原理：金属原子沿电子流方向移动，发生条件：电流密度J 〉
10E5A/cm2，高温。预防措施：平面化工艺，降温，掺铜
名 词 解 释
1. 中位寿命：
– 满足 R ( t 0.5 ) = 0.5 的t 0.5称为中位寿命，即寿命比它长和比它短的产品
各占一半时的时刻。
2. 可靠性定义：
– 可靠性是指产品在规定的条件和规定的时间内，完成规定的功能的能力。
3. 衬底热电子(SHE)效应：
– 热电子来源于衬底电流，在势垒区电场的加速下运动到Si-SiO2界面，其中
部分电子的能量可以达到或超过Si-SiO2势垒高度，便注入到栅氧化层中去，
被电子陷阱所俘获，相应的调制了硅表面势，引起MOS 器件跨导的下降及
阈值电压的漂移，这就是热电子损伤。
4. 沟道热电子 (CHE)效应：
– 热电子来源于表面沟道电流，是从源区向漏区运动的电子，在漏结附近受到
势垒区电场加速，电子获得了能量而被加速，成为热电子。这些热电子中能
量较高的，可以越过Si-SiO2势垒，注入到SiO2中去，同衬底热电子一样，
被陷阱中心所俘获，产生热电子损伤。
– 沟道热电子效应与衬底热电子效应不同，它仅改变了漏结附近SiO2中的电
荷分布。
5. 浪涌的定义及其数学模型公式：
– 超出正常工作电压的瞬间过电压，本质上讲，浪涌是发生在仅仅几百万分之
一秒时间内的一种剧烈脉冲。
E (t ) =k ⋅E p ⋅(e -α⋅t -e -β⋅t )
6. 应力的定义：
– 指的是在某一瞬间，外界对器件施加的部分或全部影响。例如：温度、湿度、
机械力、电流、电压、频率射线强度等，都是应力。
– 从广义上讲，时间也是一种应力。
7. 特征寿命： -1R t =e =0.368-1– 满足 e 的t e - 1 称为特征寿命。
8. 集成电路失效分析的基本原则：
– 先调查、了解与失效有关的情况(器件类型、实效现象、应力条件等) ，后
分析失效器件。
– 先做外部分析，后做内部(解剖) 分析。
– 先做非破坏分析，后做破坏分析。
9．画出浴盆曲线，解释其每一段的含义(也可举例说明) ，并描述偶然失效期的数学模型： ()
• 偶然失效期的数学模型：
– 是指数函数，其失效概率密度为：
-λt R (t ) =e – 可靠度为： f (t ) = λ⋅e -λt (0 ≤t ,λ
f (t ) λe -λt λ(t ) = = -λt = λ– 失效率为： R (t ) e
10. 闩锁效应：
– 是指在芯片的电源和地之间存在一个低阻抗寄生的BJT 管通路，由于存在
正反馈，所以产生很大的电流，导致电路无法正常工作，甚至烧毁电路的现
gnd gnd 象。
11. 二次击穿： –
出现负
– 二次击穿是破坏性的热击穿，为不可逆过程，有过量电流流过PN 结，温度
很高，使PN 结烧毁。(雪崩击穿是一次击穿 )
2. 简 答 题
1. 软误差的改进措施?
• 提高封装材料的纯度，减少α粒子来源。
• 在芯片表面涂阻挡层，如用聚酸亚胺树脂涂敷芯片，形成对α粒子
的屏蔽层。
• 在器件设计方面应考虑防止电子－空穴对在有源区聚集。
• 在电路和系统方面设法采用纠错电路。
3. 说明在氧化层中有那四种电荷?
1. 固定氧化层电荷、可动离子电荷、界面陷阱电荷、氧化层陷阱电荷。
4. Na+对器件电性能及可靠性的影响?
– 降低了pn 结击穿电压，增加了反向漏电流；
– 引起晶体管电流增益hFE 的漂移。
5. 可靠性设计的基本内容 ?
– 线路可靠性设计；
– 版图可靠性设计；
– 工艺可靠性设计；
– 封装结构可靠性设计。
6. 用钝化法防离子沾污的几种措施?
① 磷硅玻璃（PSG ）钝化；
– Na+在PSG 中的溶解度比在SiO2层中高三个数量级；
– PSG 还能固定Na+ 。
② 氮化硅（Si3N4）钝化；
– 对Na+等杂质有阻挡作用，抗Na+沾污能力极强；
– 介电常数大，可提高MOS 器件的跨导、降低阈值电压；
– 抗辐射能力强。
③ 三氧化二铝（ Al2O3 ）钝化。
④ 降低氧化层电荷的措施?
① “无钠” SiO2的生长；
② 采取各种防Na+等其它离子的沾污的措施；
① 以钝化为主
③ 对硅材料选用(100)晶向，使固定氧化层电荷及界面陷阱电荷最小；
④ 氧化层生长后进行适当高温处理，以降低固定氧化层电荷和界面陷阱电荷；
8. 叙述提高抗热载流子效应的几项措施?
– 减小栅结附近的电场；
– 改善栅氧化层质量；
– 在电路和版图设计上采取适当措施。
9. MOS 场效应管电离辐射效应的主要表现?
– 阈值电压Vth 和平带电压VFB 发生漂移；
– MOS 器件的C-V 曲线发生变化，产生畸变。
10. 提高互连线抗电迁移能力的方法?
– 减小电流密度J ；
– 降低薄膜温度T ；
– 降低常数C ；
– 增加薄膜宽度W 和厚度d ； W ⋅d ⎛Q ⎫MTF=⋅exp ⎪– 增大薄膜中离子扩散的激活能Q 。 C ⋅j n ⎝kT ⎭
1. 如介质覆盖效应
11. MOS 管栅氧击穿的种类及所采取措施?
– 种类：
1. 瞬时击穿和经时击穿 (TDDB)
– 控制原材料硅中的C 、O2等微量杂质的含量，防止Na+、灰尘微粒等沾污； – 用CVD 生长SiO2或掺氮氧化以改进栅氧质量标准；
– 栅氧易受静电损伤，它的损伤积累的，使用中必须采取防护措施。
12. 为避免闩锁效应所采用的的几种措施?
– 增加基区宽度；
1. 即增加NMOS 与PMOS 之间的间距
– 使用可以吸收注入电荷的保护环；
1. 防止双极晶体管起作用
– 深槽隔离。
4. 填 空 题
五．（10分）
简述失效分析的一般程序和失效分析的基本原则
1．失效分析的一般程序：收集失效现场证据；电测并确定实现模式；非破坏检查；打开封装；
镜检；通电并进行失效定位；对失效部位进行物理化学分析，确定失效机理；综合分析，确定失效原因，提出纠正措施。
2．失效分析的原则：先调查了解与失效有关的情况（线路、应力条件、失效现象等），后分析
失效元器件等；先外部分析，后内部（解析分析）；先进行非破坏性分析，后进行破坏性分析。
六．填空题（10分）
七、简述题（10分）
7) 什么是热载流子效应？(4分)
8) 除了沟道热载流子外，还有哪两种热载流子？（2分）
9) 比较衬底热电子(SHE)效应和沟道热电子(CHE)效应。(4分)
10) 叙述提高抗热载流子效应的几项措施?
答题要点：
1） 能量比费米能级大几个kT 以上的载流子成为热载流子。热载流子与晶格处于热不平衡状态，当其能量达到或超过Si-SiO 2的界面势垒时（对电子注入为3.2eV ，对空学为4.5eV ）便会注入到氧化层中，产生界面态、氧化层陷阱或被陷阱俘获，使氧化层电荷增加或者波动，成为热载流子效应。
2）
衬底热载流子，雪崩注入热载流子。
3） 沟道中的热载流子在高电场的影响下，热电子将从源极向漏极运动，并受到加速，产生碰撞电离和散射。某些散射电子获得足够能量，超越Si-SiO 2的界面势垒，进入氧化层。从而对阈值电压产生影响（使之变大），因为栅上所加的正电压要有一部分用来抵销电子。
4） 叙述提高抗热载流子效应的几项措施? 减小栅结附近的电场；改善栅氧化层质量；在电路和版图设计上采取适当措施。
4）衬底热电子(SHE)效应：
– 热电子来源于衬底电流，在势垒区电场的加速下运动到Si-SiO2界面，其中
部分电子的能量可以达到或超过Si-SiO2势垒高度，便注入到栅氧化层中去，
被电子陷阱所俘获，相应的调制了硅表面势，引起MOS 器件跨导的下降及
阈值电压的漂移，这就是热电子损伤。
沟道热电子 (CHE)效应：
– 热电子来源于表面沟道电流，是从源区向漏区运动的电子，在漏结附近受到
势垒区电场加速，电子获得了能量而被加速，成为热电子。这些热电子中能
量较高的，可以越过Si-SiO2势垒，注入到SiO2中去，同衬底热电子一样，
被陷阱中心所俘获，产生热电子损伤。
– 沟道热电子效应与衬底热电子效应不同，它仅改变了漏结附近SiO2中的电
荷分布。
八．（10分）
1）在Si-SiO 2界面SiO 2一侧存在几种电荷？2）降低氧化层电荷的措施?
3）Na+对器件电性能及可靠性的影响?
1）目前公认的在Si-SiO2界面SiO2一侧存在的四种电荷为： 固定氧化层电荷、可动电荷、界面陷阱电荷和氧化层陷阱电荷。
2）降低降低氧化层电荷的措施：―无钠‖ SiO2的生长：采取各种防Na+等其它离子的沾污的措施；以钝化为主：对硅材料选用(100)晶向，使固定氧化层电荷及界面陷阱电荷最小；氧化层生长后进行适当高温处理，以降低固定氧化层电荷和界面陷阱电荷；
3）Na+对器件电性能及可靠性的影响? 降低了pn 结击穿电压，增加了反向漏电流；引起晶体管电流增益hFE 的漂移。
九．（10分）
画出浴盆曲线，解释其每一段的含义(也可举例说明) ；描述失效发生期与失效机理的关系；描述偶然失效期的数学模型。
早期失效：设计失误、工艺缺陷、材料缺陷、筛选不充分
随机失效：静电损伤、过电损伤，
磨损失效：原器件老化；随机失效有突发性和明显性；早期失效和磨损失效有时间性和隐藏性
• 偶然失效期的数学模型：
是指数函数，其失效概率密度为 f (t ) = λ⋅e -λt (0 ≤t ,λ
-λt R (t ) =e 可靠度为：
-λt f (t ) λe 失效率为： λ(t ) = = -λt = λ
R (t ) e
十、简答及分析题（20分）
1）简述集成电路采用金属铝作为互连线的优缺点；（7分）
2）以铝为例，说明什么是电迁移现象？（3分）
3）简述点迁移的产生原因（内因、外因）；（4分）
4）影响电迁移的因素之一是布线的几何尺寸，简要说明铝线的长度，宽度和由电迁移决定的寿命之间的关系？（6分）
5）金属电迁移预防措施
6）提高互连线抗电迁移能力的方法?
答题要点：
1） 优点：a 导电率高；b 可以硅材料形成低阻值的欧姆接触；c 与SiO 2等介质具有良好的粘
附性；d 便于加工。
缺点：a 性软，机械强度低，容易划伤；b 化学性能活跃，易受腐蚀；c 抗电迁移能力差。
2） 当铝条内有一定电流通过时，金属离子会沿导体产生质量的输运，其结果会使导体的某些
部位产生空洞或晶须（小丘）。
3） 外因：高温或者即使在低温如果电流密度较大时，都会发生电迁移。发生条件：电流密度J 〉
10E5A/cm2，高温。
内因：金属薄膜导体结构的非均匀形式的导体内从在一定的空位浓度，金属离子通过空位
而动，但是随机的，当存在外力时会发生定向运动。
4） a 铝线的长度增加，寿命变短；
b 线宽比材料晶粒直径大时，线宽愈大，寿命愈长；
c 线宽和金属晶粒直径相近时，线宽变窄，寿命变长。
5）金属电迁移预防措施：平面化工艺，降温，掺铜
6）提高互连线抗电迁移能力的方法? 减小电流密度J ；降低薄膜温度T ；降低常数C ；增加薄膜
宽度W 和厚度d ；增大薄膜中离子扩散的激活能Q 。
W ⋅d ⎛Q ⎫MTF=⋅exp ⎪C ⋅j n kT ⎭⎝
十一。1）解释EOS 和ESD 失效机理2）过电EOS 与静电ESD 的区别3）EOS 和ESD 的失效
分析方法4）解释EOS 和ESD 失效机理
1．静电防护：静电源的剩余电荷=产生电荷-泄露电荷；
1）最小化静电源的产生电荷：减小摩擦起电：增加空气湿度，用防护静电地板，防静电包装器件。减小感应起电：器件静电屏蔽，绝缘导体接地（仪器接地、电烙铁接地）；2）最大化静电源的放电：防静电手镯，仪器烙铁接地；3）最小化器件对地放电：防静电桌经大电阻接地（为什么不用金属桌）
2．过电EOS 与静电ESD 的区别：a. 电源和地烧毁多为EOS ；b. 输入端烧毁难区分，有可能是ESD ；c. 电路板上烧毁为EOS ，未使用失效多为ESD ；d.EOS 直观性强，ESD 较隐蔽；e. EOS有明显的热效应，ESD 无。
3．EOS 和ESD 的失效分析方法：端口电流明显增大或减小是失效信号；颜色变化是EOS 的信号；模拟试验重现失效是重要方法。
4．解释EOS 和ESD 失效机理
静电放电(ESD)：处于不同静电电位的两个物体间发生的静电电荷转移就形成了静电放电，这种静电放电将给电子元器件带来损伤，引起产品失效。
过电应力(EOS) —元器件承受的电流、电压应力或功率超过其允许的最大范围。
十三、（满分14分）
4） 在CMOS 电路中为什么要考虑栅氧击穿？(4分)
5） 说明栅氧击穿的分类；(6分)
6） 简述栅氧击穿的机理。(4分)
7） 采取措施
答题要点：
4) a 器件特征尺寸不断缩小，栅氧化层不断减薄，要求介质承受电场强度不断增加；
b IC集成度不断提高，芯片上的器件增多，栅氧化层总面接增大，存在缺陷的概率增加。
5) （1）瞬时击穿
a 本征击穿：芯片一加电压，电场强度超过介质材料所能承受的临界电场，介质因电流很大，马上击穿。
b 非本征击穿：局部氧化层厚度较薄，或存在空洞、裂缝、杂质等造成介质击穿。
（2）与时间有关的介质击穿（TDDB ）：施加电场低于栅氧本征击穿场强，未引起本征击穿，但经历一定时间后发生了击穿，原因是氧化层内产生并积累缺陷/陷阱。
6) 分为两个阶段
第一阶段为积累/建立阶段：在电应力作用下，氧化层内部及Si-SiO 2界面处发生缺陷（陷阱、电荷）的积累，使局部电场增强
第二阶段为快速逸溃阶段：当第一阶段的缺陷积累达到某一程度，使局部电场达到某一临界值，
便转入第二阶段，氧化层迅速击穿。
4）
a) 控制原材料硅中的C 、O2等微量杂质的含量，防止Na+、灰尘微粒等沾污；
b) 用CVD 生长SiO2或掺氮氧化以改进栅氧质量标准；
c) 栅氧易受静电损伤，它的损伤积累的，使用中必须采取防护措施。
十四。1）以失效分析为目的的电测技术的作用和种类。2）连接性测试和待机电流测试的过程。
3）由反向I-V 特性怎么确定失效机理？
1．以失效分析为目的的电测技术：电测在失效分析中的作用：重现失效现象，确定失效模式，
缩小故障隔离区，确定失效定位的激励条件，为进行信号寻迹法失效定位创造条件；电测得种类和相关性：连接性失效、电参数失效、功能失效
2．电子元器件失效分析的简单实用测试技术：连接性测试：万用表测量各管脚对地端/电源端/
另一管脚的电阻，可发现开路、短路和特性退化的管脚。电阻显著增大或减小说明有金属化开路或漏电部位。待机电流测试：所有输入端接地（或电源），所有输出端开路，测电源端对地端电流，待机电流显著增大说明有漏电失效部位，待机电流显著减小说明有开路失效部位。
3．电子元器件失效分析的简单实用测试技术：各端口对地/电源端的漏电流（或i-v ）测试，可
确定失效管脚；特性异常与否用好坏特性比较法确定。
由反向I-V 特性确定失效机理：直线为电阻特性，pn 结穿钉，属严重EOS 损伤；反向漏电流随电压缓慢增大，pn 结受EOS 损伤或ESD 损伤；反向击穿电压下降，pn 结受EOS 损伤或ESD 损伤；反向击穿电压不稳定，芯片断裂，芯片受潮；高温储存试验可区分离子沾污和过电应力损伤试验。
十五。引起键合失效的机理、原因、分析方法、纠正措施。
引起键合失效的机理：半导体器件的铝电极与管脚用内引线连接，内引线可分为金线和铝线两种。金-铝键合失效主要表现是：金内引线与芯片上的铝层压焊点发生固相反应，形成称为紫斑的AuAl2化合物，导致接触不良或引线脱落；由于金-铝原子互扩散的扩散系数不同，在金-铝界面还会形成科肯德尔空洞，会引起压焊点开路；引线键合失效的其它原因是键合工艺不良。
引线键合失效的外部原因和分析方法：
失效原因：高温试验、振动试验、过电应力、受潮、工艺不良。失效内因：压焊点金-铝发生化学反应和扩散。
失效分析方法:X射线透视、扫描声学显微镜、打开封装、显微观察、X 射线能谱分析。质检方法：引线拉力测试。
纠正措施：金-铝键合器件应避免在高温度下使用和试验。为避免金-铝键合失效，可改用铝硅-铝和无线键合。
十六。塑料封装失效机理和纠正措施。
塑料封装失效机理：封装分层并长期暴露于潮湿环境；器件受热，封装内水汽膨胀；机械应力引起芯片形变和压焊点脱落；漏电流变化或开路。
纠正措施：装配前塑封器件不能长时暴露于潮湿空气；塑封器件长时暴露于潮湿空气，装配前要烘干；控制封装工艺，避免塑封器件分层；控制电路板焊接工艺，防止塑封器件长时间过热。
十七。水汽和离子沾污的失效分析方法
水汽和离子沾污的失效分析方法：芯片表面水汽和离子沾污；介质层内部离子沾污。 芯片表面水汽和离子沾污：失效分析方法：烘烤或开封清洗；试验结果分析：反向特性可完全恢复为离子沾污和受潮，方向特性不可完全恢复为过电或静电。
介质层内部离子沾污：高温储存；高温反偏
三、简答（10分）
1）解释PPM 、Cp 、SPC 含义。2）什么是6σ设计？以及实现6σ的设计目标的技术途径。
1）PPM:百万分之几，表示工艺不合格品率。采用PPM 技术评价出厂产品的平均质量，能综合反映产品的设计和制造水平。
工序能力指数Cp 来表示工艺水平满足工艺参数规范要求的程度。实际工序能力指数Cpk 值实际上直接反映了工艺成品率的高低，因此定量地表征了该工序满足工艺规范要求的能力。现代工业生产对工序能力指数提出了Cp 不小于2、Cpk 不小于1.5的要求，以保证工艺不合格率不大于3.4PPM 。
工艺的起伏变化是不可避免的。如果工艺的起伏变化完全是由随机原因引起的，不存在异常原因，则称工艺处于统计受控状态。只有在统计受控的条件下，才能生产出内在质量好、可靠性高的产品。
2)6σ设计是指工艺规范要求的范围为±6σ，同时以工艺参数分布中心μ与参数规范中心T0偏移为1.5σ作为参考条件的，将实现6σ设计要求时的工艺不合格品率3.4PPM 作为6σ的设计目标。目前，6σ设计要求代表了国际上现代工业生产对工序能力指数的高标准要求。
提高工序能力指数和实现6σ设计目标的要求是一致的，基本途径有三条：减小工艺参数分布的标准偏差；使工艺参数分布的均值尽量与规范要求中心值靠近；扩大工艺规范要求的范围。
微电子器件可靠性习题
第一、二章 数学基础
1．微电子器件的可靠性是指产品在；完成能 的能力。
2．产品的可靠度为R(t)、失效概率为F(t)，则二者之间的关系式为。
3．描述微电子器件失效率和时间之间关系的曲线通常为一“浴盆”，该曲线明显分为三个区域，分别是 早期失效期 、 偶然失效期 和 耗损失效期 。
4．表决系统实际上是
5．设构成系统的单元的可靠度均为R ，则由两个单元构成的串联系统的可靠度为 22R ；由两个单元构成的并联系统的可靠度为 2R-R 。
6．产品的可靠度为R(t)、失效概率密度为f(t)，则二者之间的关系式为
’。
7．微电子器件的可靠度是指产品在和；完成能 的 概率 。
8．产品的可靠度为R(t)、失效概率密度为f(t)，失效率λ(t)，则三者之间的关系式为
29．设构成系统的单元的可靠度均为R ，则由两个单元构成的串联系统的可靠度为 ；
2由两个单元构成的并联系统的可靠度为 2R-R ；由三个单元构成的2/3(G)表决系统的
23可靠度为 3R-2R 。
10．100块IC ，在第100小时内失效数为6块，到第101小时失效11块，则该IC 在100小时的失效概率密度是 6/100 ，失效率是 5/94 。（给出分数形式即可）。（2分）
11．产品的可靠度降低到0.5时，其工作时间称为1/e时，其工作时间称为 特征寿命 。
12．λ(t ) 是一个比较常用的特征函数，它的单位用1/h，也常用%/1000h或10-9/h，后者称为菲特（Fit ），100万个器件工作1000h 后只有一个失效率，即1Fit 。
13．失效率单位有三种表示方法：1/h、%/1000h、（非特Fit ）10-9/h。通常可用每小时或每千小时的百分数作为产品失效的单位。对于可靠性要求特高的微电子器件产品，常用Fit 作为基准单位，1个非特所表示的物理意义是指10亿个产品，在1小时内只允许有一个产品失效，或者说每千小时内只允许有百万分之一的失效概率。
14．在t=0时，有N=100件产品开始工作，在t=100小时前有两个失效，而在100-105小时内失效1个，失效概率密度f （100）=1/5*100，失效率λ(100)=1/5*98，假如到t=1000小时前有51个失效，而在1000-1005小时内失效1个，此时f （1000）=1/5*100，λ(1000)=1/5*49。
15．一台电视机有1000个焊点，工作1000小时后检查100台电视机，发现有两点脱焊，则焊点的失效率（t=0）为λ(0)=2/1000*（105-0）=2*10-8/小时=20非特
一、简答和证明（满分14分）
1） 什么是失效概率密度f(t)？（2分）
2） 什么是失效率λ(t)？（2分）
3） 已知失效概率密度f(t)是失效概率F(t)的微商，证明f(t)和λ(t)之间的关系式为
f (t ) λ(t ) =（10分） 1-F (t ) 。
答题要点：
1) 失效概率密度是指产品在t 时刻的单位时间内发生失效的概率。
2) 失效率是指在时刻t 尚未失效的器件，在单位时间内失效的概率。
3) 方法一：
设N 个产品从t=0时刻开始工作，到t 时刻有n(t)个产品失效，到t+Δt 时刻有n(t+Δt) 个产品失效，则失效率可表示为：
f(t) =F '(t )
F(t+∆t) -F(t)∆t n(t+∆t) n(t)-() =∆t ∆n =N ∆t n(t+∆t) -n(t)λ(t) =(N -n(t))∆t ∆n =(N -n(t))∆t =
于是 n(t+∆t) n(t)-() f(t) = ∆t ∆n ∆n N -n(t) == N ∆t (N-n(t))∆t N =λ(t)R(t) 即
f(t)f(t)λ(t)== 方法二： R(t)1-F(t)
在t 时刻完好的产品，在[t,t+Δt]时间内失效的概率为：
P {t t }
在单位时间内失效的概率为：
P {t t }λ(t , ∆) = ∆t
t
发生。 t
所以有(t
根绝概率的乘法公式P （AB ）=P(A)P(B|A)
得：
P {t t }=
于是：
λ(t , ∆t ) =P {(t t }P {ξ>t }P {t t }∆t ⋅P {ξ>t }
F (t +∆t ) -F (t ) 1f (t ) f (t ) ⋅==∆t →0∆t ⋅P {ξ>t }R (t ) R (t ) 1-F (t ) lim λ(t , ∆t ) =lim ∆t →0
二、（满分10分）
1) 设构成系统的单元的可靠度均为R ，其寿命相互独立。分别推导出由两个单元串联和并
联构成的系统的可靠度；(6分)
答题要点：
1) 设两个单元的寿命分别为ξ1, ξ2，系统的寿命为ξS 。
则串联系统的可靠度为
R S (t ) =P {ξs >t }=P {min ξ>t }1≤i ≤n
=P {ξ1>t , ξ2>t } =P {ξ1>t }P {ξ2>t } =R 1R 2
由于R 1=R2=R
所以R S =R2
设并联系统的失效分布函数为F S （t ）
F S (t ) =P {ξs ≤t }=P {max ξ≤t }1≤i ≤n
=P {ξ1≤t , ξ2≤t } =P {ξ1≤t }P {ξ2≤t } =(1-R 1)(1-R 2) =1-2R +R 2
于是，并联系统的可靠度为R S （t ）=1-F(t)=R2-2R
第三章失效物理
1．微电子器件中热载流子的产生可以有3种方式，它们产生的载流子分别称为 沟道热载流
子 、 衬底热载流子 和 雪崩热载流子 。（3分）
2．电迁移的失效模式一般可以有3种，分别为、和。
3．目前公认的在Si-SiO 2界面SiO 2一侧存在的四种电荷为： 固定氧化层电荷
、 可动电荷 、 界面陷阱电荷 和 氧化层陷阱电荷 。
4．在外界热、电、机械应力作用下，发生在微电子器件内部及界面处的物理和化学变化及效应
会引起器件的失效，因此称之为 失效物理 。
5．由于辐射使DRAM 存储单元发生存储信息错误，称之为
三、（满分20分）
1） 画图说明pnp 晶体管中Si-SiO 2界面的Na +对反偏BC 结漏电流的影响；（10分）
2） 右图是Si-SiO 2界面存在Na +，且BC 结反偏时，反向漏电流虽反向电压的变化曲线，解
释图中曲线1、曲线2的形成原因？（10分）
答题要点：
1) 如下图所示，当氧化层中的Na +全部迁移到Si-SiO 2界面时，可以使P 区表面反型，形成沟道漏电，引起器件击穿。
半导体表面反型以后，反型层和原衬底之间构成一个pn 结，叫场感应结（相对于
掺杂过程所形成的冶金pn 结）。
这样npn 晶体管BC 结的有效面积增大，实际结面积除了原来的冶金结外，还应该
加上因表面电场感应的场感应结面积。所以，pn 结总的反向漏电流增大。
2) 当施加反向偏压时，场感应结将产生反向漏电，但沟道的反向漏电是横向通过沟道并流入地端的，如图中箭头所示。
由于n 沟道很薄，存在较大的横向电阻，因此横向电流必将在沟道中产生欧姆压
降，结果是沟道各处的压降不一样。
显然图中B 点电压等于外加反向偏压，沿y 轴的方向场感应结的压降将逐渐减小，
直到A 点电压降为零，因为对沟道电流有用的沟道为BA 段。
A 点会随着反向电压的增大而向右移动，所以又向沟道长度变大，楼电流变大，途
中OC 段。
随着反向电压的增加，场感应结空间电荷区宽度逐渐加宽，由于沟道很薄，所以
当反向电压增大到某一值V 夹断时，将会使B 点的空间电荷区直接与硅表面接触，沟道被空间电荷区夹断，发向漏电不再随电压增大而增加，曲线1的CD 段。
反向电压继续增大结击穿，电流猛增，曲线1的DE 段。
如果Si-SiO 2界面的Na +很多，使得表面反型层的电导率很高，因此尽管偏压很大，
场感应结的空间电荷区也很难扩展到贵表面，不容易出现夹断现象，曲线2。
五、（满分16分）
1) 什么是热载流子效应？(4分)
2) 以NMOS 管处于“开态”(VGS >0,VDS >0)为例，画图说明热载流子对阈值电压的影响；
(8分)
3) 简述避免热载流子效应的措施。(4分)
答题要点：
1） 能量比费米能级大几个kT 以上的载流子成为热载流子。热载流子与晶格处于热不平衡
状态，当其能量达到或超过Si-SiO 2的界面势垒时（对电子注入为3.2eV ，对空学为4.5eV ）便会注入到氧化层中，产生界面态、氧化层陷阱或被陷阱俘获，使氧化层电荷增加或者波动，成为热载流子效应。
2） NMOS 管处于“开态”时，热载流子主要是沟道热载流子。来源于沟道中的热载流子在
高电场的影响下，热电子将从源极向漏极运动，并受到加速，产生碰撞电离和散射。某些散射电子获得足够能量，超越Si-SiO 2的界面势垒，进入氧化层。从而对阈值电压产生影响（使之变大），因为栅上所加的正电压要有一部分用来抵销电子。
3） 采用LDD （Lightly Doped Drain-Source）结构；改善栅氧化层质量，降低热载流子陷阱
密度和俘获界面。
五、简述题（10分）
4) 什么是热载流子效应？(4分)
5) 除了沟道热载流子外，还有哪两种热载流子？（2分）
6) 以NMOS 管为例，简述沟道热载流子是如何产生的。(4分)
答题要点：
1） 能量比费米能级大几个kT 以上的载流子成为热载流子。热载流子与晶格处于热不平衡状态，当其能量达到或超过Si-SiO 2的界面势垒时（对电子注入为3.2eV ，对空学为4.5eV ）便会注入到氧化层中，产生界面态、氧化层陷阱或被陷阱俘获，使氧化层电荷增加或者波动，成为热载流子效应。
2） 衬底热载流子，雪崩注入热载流子。
3） 沟道中的热载流子在高电场的影响下，热电子将从源极向漏极运动，并受到加速，产生碰撞电离和散射。某些散射电子获得足够能量，超越Si-SiO 2的界面势垒，进入氧化层。从而对阈值电压产生影响（使之变大），因为栅上所加的正电压要有一部分用来抵销电子。
六、（满分20分）
CMOS 工艺会存在闩锁效应，设R S 和R W 分别为n 型衬底和p 阱寄生的电阻，β
分别为寄生晶体管的共基极电流增益。
1) 给出触发闩锁效应的条件；(6分)
2) 至少给七种抑制闩锁效应的措施，并给出每种措施所改变的参数。(14分) pnp 和βpnp
答题要点：
1）a 两个发射节正偏
b βnpn ⨯βpnp >1
c Ipower >I维持
2）
(1) 均匀其充分设计阱和衬底的接触 减小R S ,R W ；
(2) 采用保护环 减小R S ,R W ；
(3) 埋层 减小R w , βnpn ；
(4) 采用外延层 减小R S ；
(5) 采用伪收集器收集由横向pnp 发射极注入的空穴，阻止纵向npn 的基极注入，从而有效
地减小βnpn ；
(6) PMOS 管尽可能离P 阱远些 减小βpnp ；
(7) 增加阱深 减小βpnp ；
(8) 采用SOS 工艺。
二、（满分14分）
4） 半导体集成电路一般为什么采用金属铝所谓互连线？（4分）
5） 金属铝作为互连线有何缺点？（3分）
6） 以金属铝为例说明什么是电迁移？（3分）
7） 说明电迁移产生的原因。（4分）
答题要点：
a) 导电率高；
可与贵材料形成低阻值的欧姆接触；
与SiO 2等介质具有良好的粘附性；
便于加工。
b) 性软，机械强度低，易于划伤；
化学性能活跃，易受腐蚀；
高电流密度下抗电迁移能力差。
c) 铝条内有一定电流通过时，金属离子会沿导体会产生质量的运输，其结果会是导体的某
些部位产生空洞或者晶须（小丘），这就是电迁移现象。
d) 外因：温度高，电流密度大；
内因：金属薄膜导体因结构的非均匀性，存在一定的空位浓度，金属离子通过空位而动，
但是是随机的，当有外力作用时会产生定向运动。
六、简答及分析题（20分）
1）简述集成电路采用金属铝作为互连线的优缺点；（7分）
2）以铝为例，说明什么是电迁移现象？（3分）
3）简述点迁移的产生原因（内因、外因）；（4分）
4）影响电迁移的因素之一是布线的几何尺寸，简要说明铝线的长度，宽度和由电迁移决定的寿命之间的关系？（6分）
答题要点：
1） 优点：a 导电率高；b 可以硅材料形成低阻值的欧姆接触；c 与SiO 2等介质具有良好的粘
附性；d 便于加工。
缺点：a 性软，机械强度低，容易划伤；b 化学性能活跃，易受腐蚀；c 抗电迁移能力差。
2） 当铝条内有一定电流通过时，金属离子会沿导体产生质量的输运，其结果会使导体的某些
部位产生空洞或晶须（小丘）。
3） 外因：高温或者即使在低温如果电流密度较大时，都会发生电迁移。
内因：金属薄膜导体结构的非均匀形式的导体内从在一定的空位浓度，金属离子通过空位
而动，但是随机的，当存在外力时会发生定向运动。
4） a 铝线的长度增加，寿命变短；
b 线宽比材料晶粒直径大时，线宽愈大，寿命愈长；
c 线宽和金属晶粒直径相近时，线宽变窄，寿命变长。
五、（满分16分）
下图为一CMOS DRAM存储单元的剖面图。
3） 画出其对应电路图，并说明其工作原理；（7分）
4） 利用该图说明什么是软误差以及其对DRAM
单元的影响机理；（6分）
5） 如何减小或避免软误差的影响？（3分）
答题要点：
1）
多晶硅2为门控MOS 的栅，即字线，多晶硅1接固定正电位，使其下形成反型层，同时
形成PN 结，结电容即为存储单元的电容。当字线接“1”时，多晶硅2下面的硅也反型，是多晶硅1下面的反型层和漏相连。如果漏（位线——接“1”，则反型层电位上升，电容上的存储电荷增加，即表示存入“1”，相反，则反型层电位下降，电容存储电荷减小，即表示存入的是“0”。
2）α射线等高能粒子束使DRAM 的存储单元产生错误，称为软误差。
器件封装材料中含有微量元素铀等放射性物质，它们衰变时会产生高能α射线，自然界辐射中也存在的α射线，α具有较强的穿透能力，可以进入硅中，产生电子-空穴对，空穴会经衬底溜走，而电子流向硅内，当DRAM 存“1”时，其高电位的势阱俘获电子，使存储的“1”变为“0”，
3）提高封装材料的纯度；
芯片表面涂阻挡层；
增加存储单元单位面积的电荷存储量。
七、（满分14分）
1） 在CMOS 电路中为什么要考虑栅氧击穿？(4分)
2） 说明栅氧击穿的分类；(6分)
3） 简述栅氧击穿的机理。(4分
答题要点：
1) a 器件特征尺寸不断缩小，栅氧化层不断减薄，要求介质承受电场强度不断增加；
b IC集成度不断提高，芯片上的器件增多，栅氧化层总面接增大，存在缺陷的概率增加。
2) （1）瞬时击穿
a 本征击穿：芯片一加电压，电场强度超过介质材料所能承受的临界电场，介质因电流很大，马上击穿。
b 非本征击穿：局部氧化层厚度较薄，或存在空洞、裂缝、杂质等造成介质击穿。
（2）与时间有关的介质击穿（TDDB ）：施加电场低于栅氧本征击穿场强，未引起本征击穿，但经历一定时间后发生了击穿，原因是氧化层内产生并积累缺陷/陷阱。
3) 分为两个阶段
第一阶段为积累/建立阶段：在电应力作用下，氧化层内部及Si-SiO 2界面处发生缺陷（陷阱、电荷）的积累，使局部电场增强
第二阶段为快速逸溃阶段：当第一阶段的缺陷积累达到某一程度，使局部电场达到某一临界值，
便转入第二阶段，氧化层迅速击穿。
第四章 失效分析
1．电子产品在以应用时，往往会因为各种而失去规定的功能，即所谓。
（2分）
6．失效——丧失功能或降低到不能满足规定的要求。
7．失效模式——失效现象的表现形式，与产生原因无关。如开路、短路、参数漂移、不稳定等
8．失效机理——失效模式的物理化学变化过程，并对导致失效的物理化学变化提供了解释。如
电迁移开路，银电化学迁移短路
9．应力——驱动产品完成功能所需的动力和加在产品上的环境条件。是产品退化的诱因。
一．失效机理概念及定义：
⏹ 过电应力(EOS) ——元器件承受的电流、电压应力或功率超过其允许的最大
范围。
⏹ 静电放电(ESD) ——处于不同静电电位两个物体间的静电电荷的转移就是
静电放电。这种静电电荷的转移方式有多种，如接触放电、空气放电，静电
放电一般是指静电的快速转移或泄放。
⏹ 闩锁效应(Latch-up)——IC 由于过电应力触发内部寄生晶体管结构而呈现
的一种低阻状态，这种状态在触发条件去除或中止后仍会存在。
⏹ 辐射损伤——在自然界和人造辐射环境中，各种带电或不带电的高能粒子
（如质子、电子、中子）以及各种高能射线（X 射线、γ射线）对IC 造成
的损伤。
⏹ 氧化层电荷——IC 中存在与氧化层有关的电荷，包括固定氧化层电荷Qf 、
可动电荷Qm 、界面陷阱电荷和Qit 氧化层陷阱电荷Qot 。
⏹ 热载流子(HC) ——指其能量比费米能级大几个kT 以上的载流子，这些载
流子与晶格不处于热平衡状态，当其能量达到或超过Si-SiO2界面势垒时便
会注入到氧化层中，产生界面态，氧化层陷阱或被陷阱所俘获，使氧化层电
荷增加或波动不稳，这就是载流子效应。由于电子注入时所需要能量比空穴
低，所以一般不特别说明的热载流子多指热电子。双极器件与MOS 器件中
均存在热载流子注入效应。
⏹ 栅氧击穿 ——在MOS 器件及其IC 电路中，栅极下面存在一薄层SiO2，
此即统称的栅氧（化层）。栅氧的漏电与栅氧质量关系极大，漏电增加到一
定程度即构成击穿，导致器件失效。
⏹ 与时间有关的介质击穿(TDDB)——是指施加的电场低于栅氧的本征击穿场
强，并未引起本征击穿，但经历一定时间后仍发生击穿现象。这是由于施加
应力过程中，氧化层内产生并聚集了缺陷（陷阱）的原因。
⏹ 电迁移(EM) ——当器件工作时，金属互连线的铝条内有一定电流通过，金
属离子会沿导体产生质量的运输，其结果会使导体的某些部位出现空洞或晶
须（小丘），这即电迁移现象。
⏹ 应力迁移(SM)——铝条经过温度循环或高温处理，由于应力的作用也会发
生铝条开路断裂的失效。这时空洞多发生在晶粒边界处，这种现象叫应力迁
移，以与通电后铝条产生电迁移的失效区别。铝条愈细，应力迁移失效愈严
重。
⏹ 键合失效——是指金丝和铝互连之间的键合失效。由于金-铝之间的化学势
不同，经长期使用或200℃以上高温储存后，会产生多种金属间化合物，如
紫斑、白斑等。结果使铝层变薄，粘附性下降，造成半断线状态，接触电阻
增加，最后导致开路失效。 在300℃高温下还会产生空洞，即柯肯德尔效
应，这种效应是在高温下金向铝中迅速扩散并形成化合物，在键合点四周出
现环形空洞，使铝膜部分或全部脱离，形成高阻或开路。
⏹ PN 结穿钉——是指在长期电应力或突发的强电流的作用下， 在PN 结处局
部铝-硅熔融生成合金钉，穿透PN 结，造成PN 结短路的现象。
⏹ 腐蚀失效——许多IC 是用树脂包封的，然而水汽可以穿过树脂体和引脚-
树脂界面到达铝互连处，由水汽带入的外部杂质或从树脂中溶解的杂质与金
属铝作用，使铝互连线发生化学腐蚀或电化学腐蚀。
二．金属化电迁移－解释
在外电场作用下，金属离子受到两种力的作用:
⏹ 一种是电场力，使金属离子由正极向负极移动；
⏹ 另一种是导电电子和金属离子间相互碰撞发生动量交换而使金属离子受到与电子
流方向一致的作用力，金属离子由负极向正极移动，这种作用力俗称―电子风‖。
⏹ 对铝、金等金属膜，电场力很小，金属离子主要受电子风的影响，结果使金属离子
与电子流一样朝正极移动，在正极端形成金属离子的堆积，形成小丘，而在负极端
产生空洞，使金属条断开。
金属的腐蚀－解释
⏹ 当金属与周围介质接触时，由于发生化学反应或电化学作用而引起金属的破坏叫做
金属的腐蚀。
⏹ 金属的腐蚀现象十分普遍，在电子元器件中，外引线及封装壳内的金属因化学反应
或电化学作用引起电性能恶化直至失效。
银离子迁移 银的迁移是一种电化学现象，在具备水份和电场的条件时发生。
过应力
⏹ 电应力--电源输出输入的电流、电压超过规定的最大额定值
⏹ 热应力--环境温度、壳温、结温超过规定的最大额定值
⏹ 机械应力--振动、冲击、离心力超过规定的最大额定值
CMOS 电路闩锁失效
⏹ 闩锁（latch-up ）是指CMOS 电路中固有的寄生可控硅结构被触发导通，在电源和地
之间形成低阻大电流通路的现象。
⏹ MOS 集成电路使用的主要失效机理
⏹ 条件--在使用上VDD>(VI;VO)
⏹ 危害--一旦导通电源端产生很大电流，破坏性和非破坏性
⏹ 失效特点--电现象内部失效判别。
ESD 失效机理－解释
⏹ 处于不同静电电位的两个物体间发生的静电电荷转移就形成了静电放电，这种静电
放电将给电子元器件带来损伤，引起产品失效。
⏹ 电子元器件由静电放电引发的失效可分为突发性失效和潜在性失效两种模式。
⏹ 突发性失效是指元器件受到静电放电损伤后，突然完全丧失其规定的功能，主要表
现为开路、短路或参数严重漂移。
⏹ 潜在性失效是指静电放电能量较低，仅在元器件内部造成轻微损伤，放电后器件电
参数仍然合格或略有变化。但器件的抗过电应力能力已经明显削弱，再受到工作应
力后将进一步退化，使用寿命将明显缩短。
⏹ 过电压场致失效 发生于M0S 器件，包括含有MOS 电容或钽电容的双极型电路和
混合电路；
⏹ 过电流热致失效 多发生于双极器件，包括输入用pn 结二极管保护的MOS 电路、
肖特基二极管以及含有双极器件的混合电路。
实际发生哪种失效，取决于静电放电回路的绝缘程度。
⏹ 如果放电回路阻抗较低，绝缘性差，元器件往往会因放电期间产生强电流脉冲导致
高温损伤，这属于过电流损伤
⏹ 如果放电回路阻抗较高，绝缘性好，则元器件会因接受了高电荷而产生高电压，导
致强电场损伤，这属于过电压损伤
塑封器件―爆米花效应‖（分层效应）
―爆米花效应‖是指塑封器件塑封材料内的水份在高温下受热发生膨胀，使塑封料与金属框架和芯片间发生分层，拉断键合丝，发生开路失效或间歇失效。
芯片焊接缺陷
导致热烧毁的主要原因
• 界面空洞
• 热疲劳
键合失效机理
金铝化合物失效－解释
金和铝键合，在长期贮存和使用后，因化学势不同，它们之间能生成AuAl2，AuAl ， Au2Al ，Au5Al2，Au4Al 等金属间化合物（IMC ）。这几种IMC 的晶格常数、膨胀系数、形成过程中体积的变化、颜色和物理性质是不同的，且电导率较低。AuAl2、Au5Al2、Au4Al 呈浅金黄色，AuAl2呈紫色，俗称紫斑，Au2Al 呈白色，称白斑。
在键合点处生成了Au －Al 间IMC 之后，键合强度降低、变脆开裂、接触电阻增大，器件出现性能退化或引线从键合界面处脱落导致开路。
柯肯德尔效应（Kirkendall ）
⏹ 在AuAL 键合系统中，若采用Au 丝热压焊工艺，由于高温（300℃以上），金向铝
中迅速扩散，金的扩散速度大于铝扩散速度，结果出现了在金层一侧留下部分原子
空隙，这些原子空隙自发聚积，在金属间化合物与金属交界面上形成了空洞，这称
为柯肯德尔效应。
⏹ 当柯氏效应－空洞增大到一定程度后，将使键合界面强度急剧下降，接触电阻增大，
最终导致开路。
金属－半导体接触失效－解释
⏹ 欧姆接触，肖特基接触
⏹ 铝－硅接触尖峰或溶坑
• 在高温加电时扩散和迁移同时存在
• 铝在硅中扩散, 形成尖峰，发射极PN 结短路
• 硅在铝中扩散，接触面空洞—开路
⏹ GaAs 器件的主要失效原因
措施:难熔多层金属化如PtSi —Ti/W--Al
氧化层击穿
• 离子感应
• 隧道效应
• 与时间有关的介质击穿
• 氧化层缺陷击穿--早期失效
氧化层电荷
• 固定氧化层电荷--不影响稳定性
• 可动离子电荷--影响(主要Na+离子沾污)
• 介面陷阱电荷--影响(主要是电离辐射)
• 氧化层陷阱电荷--参数漂移(热电子注入是其形式之一)
1．失效分析的目的
⏹ 找出失效原因
⏹ 追溯产品的设计（含选型）﹑制造﹑使用、管理存在的不良因素
⏹ 提出纠正措施，预防失效的再发生，改进管理
⏹ 提高产品可靠性，降低全寿命周期成本
3．高温和高温电偏置试验。被分析的元器件如果属于漏电流大或不稳定、增益低的情况，为了
证实芯片表面是否被污染，一般将元器件进行高温烘烤，并对比烘烤前后的有关性能。讲述其体做法。
4．以失效分析为目的的电测技术
连接性测试
待机电流测试 正常电源电压作用下，无信号输入时的集成电路的电源电
流叫待机电流。好坏电路的待机电流的比较是确定失效原因和确定失效分析
后续步骤的重要依据。如待机电流偏大，则说明芯片内部有局部漏电区域，
应采用光辐射显微镜（EMM ）做漏电区失效定位；如电流偏小，则说明芯
片内部电源端或地端相连的部分金属化互连线或引线有开路；如电流为0，
说明芯片与电源端或地端相连的金属化互连线或引线有开路。开路失效可试
用X 射线透视和开封镜检进行分析。
端口测试 由于ESD 保护电路广泛用于CMOS 电路，电源端对输入/输
出端以及输入/输出端对地端可等效为两个串联的二极管图，而CMOS 电路
的内电路的输入端为MOS 器件，由MOS 器件栅极的绝缘性，各端口对地
端/电源端以及电源端对地端的正常I-V 特性类似于二极管的I-V 特性。测
量并比较好坏电路各端口对地端或对电源端I-V 特性，可确定失效端口。也
可对好坏电路各端口对地端或电源端作正反向的电阻测量，确定失效端口。
5．无损失效分析技术
定义为不必打开封装对样品进行失效定位和失效分析的技术。
电测技术
X 射线透视技术和反射式扫描声学显微技术（C-SAM ）
6．以测量电压效应为基础的失效分析定位技术 集成电路复杂性决定了失效定位在失效分析中
的关键作用。打开封装后，用显微镜看不到失效部位时，就需对芯片进行电激励，根据芯片表面节点的电压、波形或发光异常点进行失效定位。
扫描显微镜的电压衬度像
芯片内部节点的波形测量
7．以测量电流效应为基础的失效分析定位技术
显微红外热像分析技术
液晶热点检测技术
光发射显微分析技术
8．失效分析技术 以失效分析为目的的电测技术、无损失效分析技术、样品制备技术、显微形
貌像技术、以测量电压效应为基础的失效分析定位技术、以测量电流效应为基础的失效分析定位技术、电子元器件化学成分分析技术、
9．IC 失效原因 过电应力(EOS) /静电放电(ESD) 、工艺缺陷、结构缺陷及材料缺陷
过电应力和塑封器件的分层是IC 在使用过程中最常见的失效原因；
第五章 可靠性设计
1．微电路常规可靠性设计技术包括
2．内建可靠性及其技术特点？
四、（满分14分）
2) 什么是元件灵敏度S ，给出其数学表达式？(3分)
3) 什么是相对灵敏度S N ，给出其数学表达式？(3分)
4) 计算由图中输出电压u o 对电阻R 1，R 2的元件灵敏度和相对灵敏度。(8分)
答题要点：
a) 元件灵敏度S 是指电路特性参数T 对o 元器件值X 绝对变化的灵敏度，即为T 对X 的变化率。
S (T . X ) =∂T ∂X
XS (T , X ) 100
b) 相对灵敏度S N 是指电路特性T 对元器件值X 相对变化的灵敏度。 S N (T . X ) =c) ∂u u i R 21S (u o , R 1) =o =-=-∂R 1(R 1+R 2) 216S (u o , R 2) =∂u o u i R 13==∂R 2(R 1+R 2) 216
S (u o , R 1) R 1u i R 1R 23=-=-100100(R 1+R 2) 21600
S (u o , R 2) R 2u i R 1R 23==100100(R 1+R 2) 21600S N (u o , R 1) =S N (u o , R 2) =
1．可靠性设计中，经常采用的两种常规设计方法是
第六章 工艺可靠性
1．不考虑电流集边效应，纵向npn 管的发射极处的接触为型接触，基极处的接触为
水平 型接触，集电极处的接触为 垂直 型接触；MOS 管的源极接触为 水平 型接触。(4分)
2．金属-半导体的接触按照电流流过界面层后在半导体内的流动方向可分为 垂直 型和 水
平 型。
3．正态分布标准偏差σ的大小反映了参数的分散程度，σ越小，工艺参数的分布越集中。
4．标准偏差σ一方面代表了工艺参数的集中程度，同时也反映了该工序生产合格产品能力的强
弱。对正态分布，绝大部分参数值集中在μ±3 σ范围内（对应6σ），其比例为99.73%，代表参数的正常波动范围幅度。因此通常将6σ成为工序能力。
5．工业生产中通常采用工序能力指数评价生产工艺水平。
8．工序能力指数Cp 来表示工艺水平满足工艺参数规范要求的程度。实际工序能力指数Cpk 值
实际上直接反映了工艺成品率的高低，因此定量地表征了该工序满足工艺规范要求的能力。现代工业生产对工序能力指数提出了Cp 不小于2、Cpk 不小于1.5的要求，以保证工艺不合格率不大于3.4PPM 。
9．工艺参数遵循正态分布，绝大部分参数值集中在μ±3 σ范围内，其比例为99.73%。因此通
常将6σ称为工序能力。 6σ的范围越小，表示该工序的固有能力越强。
10．元器件内在质量和可靠性的核心评价技术：工序能力指数Cpk 、工艺过程统计受控状态分析
spc 、产品出厂平均质量水平ppm 。
11．传统的参数测试和可靠性试验方法已不能适应现代元器件产品质量和可靠性评价的要求，
需要从设计和制造角度保证和评价元器件的内在质量和可靠性。
12．只有能力很强的生产线在稳定受控的条件下才能生产出内在质量好可靠性高的产品。工艺
过程能力的强弱用工序能力指数cpk 定量评价。过程是否稳定受控用spc 技术进行定量分析。
13．采用PPM 技术评价出厂产品的平均质量，能综合反映产品的设计和制造水平。
14．产品生产厂家在生产过程中采用SPC 、Cpk 、PPM 分析、评价技术可以保证生产出内在质量
高的产品。生产方向用户提供电子产品时，不但要通过参数测试和试验来证明产品满足规范要求，还要应用和要求，提交SPC 、Cpk 、PPM 数据，证明提供的产品具有较高的质量和可靠性。
15．对生产过程进行统计质量控制和评价时涉及到确定关键工序、确定关键工艺参数、实验设
计和工艺条件的优化确定、工艺参数数据的采集、工序能力评价、统计过程控制状态和统计分析工具的应用等几方面的工作。
16．Cpk 评价的是工艺总体水平，而不是一次操作的具体情况。因此，在日常生产过程中，不需
要将工序能力指数评价作为每天比做的常规工作，可以隔一段时间观察一次变化情况。
17．工序能力指数评价是用有限的工艺参数数据推算工艺水平的，包括工艺成品率水平。尽管
采用的工艺参数数据可能都满足规范要求，但是可以由这些数据推算出工艺的不合格率。
18．在生产中如何确定关键工艺参数以及对工艺参数规范的合理要求是一个关键问题，也是正
确计算工序能力指数的前提条件。
19．6σ设计是指工艺规范要求的范围为±6σ，同时以工艺参数分布中心μ与参数规范中心T0
偏移为1.5σ作为参考条件的，将实现6σ设计要求时的工艺不合格品率3.4PPM 作为6σ的设计目标。目前，6σ设计要求代表了国际上现代工业生产对工序能力指数的高标准要求。
20．提高工序能力指数和实现6σ设计目标的要求是一致的，基本途径有三条：减小工艺参数分
布的标准偏差；使工艺参数分布的均值尽量与规范要求中心值靠近；扩大工艺规范要求的范围。
21．工艺的起伏变化是不可避免的。如果工艺的起伏变化完全是由随机原因引起的，不存在异
常原因，则称工艺处于统计受控状态。只有在统计受控的条件下，才能生产出内在质量好、可靠性高的产品。
22．工艺是否处于统计受控状态与工艺参数是否满足规范要求是两类不同的问题。
23．采用SPC 技术可以定量评价工艺是否处于统计受控状态。SPC 分析的核心技术是控制图。
第七章 可靠性试验
1． 决定该批产品被接收的概率，表征接收概率和产品不合格
率关系的曲线称为 OC 曲线，又称为 接收概率曲线。（4分）
2．
1．什么是可靠性增长试验和老炼试验？；(4分) 可靠性增长试验是为暴露产品的可靠性薄弱环
节，对产品施加特定的强应力，使其失效，依据失效机理确定产品的可靠性薄弱环节，实施改进措施，然后对该机后的产品施加新的应力，寻找新的薄弱环节。随着试验的不断进行，产品的可靠性逐步增长； 老炼试验是使产品的微结构进入稳定状态，以便使产品工作状态具有设计者赋予的稳定功能。
筛选试验目的是剔除不合格和早期失效产品，使其处于浴盆曲线的早期失效期与偶然失效期的
交界。
1．开路的可能失效机理有过电应力（EOS ）损伤、金属电迁移、金属化的电化学腐蚀、压焊点
脱落、CMOS 电路的闩锁效应、塑封器件的爆米花效应等
2．漏电和短路可能的失效机理有静电放电（EOS ）损伤、颗粒引发短路、介质击穿、pn 结微等
离子击穿、Si-Al 互融
3．参数漂移可能的失效机理有封装内水汽凝结、介质的离子沾污、辐射损伤、欧姆接触退化、
金属电迁移
4．辐射对电子元器件的影响：参数漂移、软失效
5．按电测结果分类，失效模式可分为：开路、短路或漏电、参数漂移、功能失效。
6．失效分析技术的延伸：进货分析作用：选择优质的进货渠道，防止假冒伪劣元器件进入整机
生产线；良品分析的作用：学习先进技术的捷径；破坏性物理分析（DPA ）：失效前的物理分析
7．失效分析的一般程序：收集失效现场证据；电测并确定实现模式；非破坏检查；打开封装； 镜检；通电并进行失效定位；对失效部位进行物理化学分析，确定失效机理；综合分析，确定
失效原因，提出纠正措施。
8．收集失效现场数据 作用：根据失效现场数据估计失效原因和失效责任方，根据失效环境：
潮湿、辐射，根据失效应力：过电、静电、高温、低温、高低温，根据失效发生期：早期、随机、磨损；失效现场数据的内容。
9．水汽对电子元器件的影响：电参数漂移、外引线的腐蚀、金属化腐蚀、金属半导体接触退化
10．失效应力与失效模式的相关性：过电：pn 结烧毁、电源内引线烧毁、电源金属化烧毁，静
电：mos 器件氧化层击穿、输入保护电路潜在损伤或烧毁， 热：键合失效、Al-Si 互溶、pn 结漏电， 热电：金属电迁移、欧姆接触退化， 高低温：芯片断裂、芯片粘结失效， 低温：芯片断裂
11．失效发生期与失效机理的关系：早期失效：设计失误、工艺缺陷、材料缺陷、筛选不充分 随机失效：静电损伤、过电损伤，磨损失效：原器件老化；随机失效有突发性和明显性；早期
失效和磨损失效有时间性和隐藏性
12．以失效分析为目的的电测技术：电测在失效分析中的作用：重现失效现象，确定失效模式，
缩小故障隔离区，确定失效定位的激励条件，为进行信号寻迹法失效定位创造条件；电测得种类和相关性：连接性失效、电参数失效、功能失效
13．电子元器件失效分析的简单实用测试技术：连接性测试：万用表测量各管脚对地端/电源端/
另一管脚的电阻，可发现开路、短路和特性退化的管脚。电阻显著增大或减小说明有金属化开路或漏电部位。待机电流测试：所有输入端接地（或电源），所有输出端开路，测电源端对地端电流，待机电流显著增大说明有漏电失效部位，待机电流显著减小说明有开路失效部位。
14．电子元器件失效分析的简单实用测试技术：各端口对地/电源端的漏电流（或i-v ）测试，可
确定失效管脚；特性异常与否用好坏特性比较法确定。
15．由反向I-V 特性确定失效机理：直线为电阻特性，pn 结穿钉，属严重EOS 损伤；反向漏电
流随电压缓慢增大，pn 结受EOS 损伤或ESD 损伤；反向击穿电压下降，pn 结受EOS 损伤或ESD 损伤；反向击穿电压不稳定，芯片断裂，芯片受潮；高温储存试验可区分离子沾污和过电应力损伤试验。
16．无损失效分析技术：无损分析的重要性（从质检和失效分析两方面考虑）；X 射线透视技术：
用途：观察芯片和内引线的完整性；反射式声学扫描显微技术：观察芯片粘结的完整性，微裂纹，芯片断裂，界面断层
17．模拟失效分析技术：定义：通过比较模拟试验引起的失效现象与现场失效现象确定失效原
因的技术；模拟试验的种类：高温存储、潮热、高低温循环、静电放电、过电试验、闩锁试验等
18．样品制备技术：打开封装、去钝化层、去层间介质层、抛切面技术、去金属化层；增强可
视性和可测试性；风险及防范：监控
19．去层间介质：作用 多层结构芯片失效分析；方法：反应离子腐蚀；特点：材料选择性和方
向性；结果
20．以测量电流效应为基础的失效定位技术：红外热像技术 用途：热分布图、定热点；光发射
显微镜 用途：微漏电点失效定位，栅氧化层缺陷，pn 结缺陷，闩锁效应；电子束感生电流像 用途：pn 结缺陷
21．聚焦离子束技术 用途：制备探测通孔，实现多层布线VLSI 的下层金属节点的电压和波形
测试；为对准下层金属制备通孔，可同时显示CAD 设计版图和芯片实时图像，可根据版图确定钻孔部位；在VLSI 芯片上进行线路修改，省去重新制版和流片的手续，加快产品研制；为观察内部缺陷，对样品进行局部抛切面；扫描离子显微镜可用于形貌观察
22．塑料封装失效机理：封装分层并长期暴露于潮湿环境；器件受热，封装内水汽膨胀；机械
应力引起芯片形变和压焊点脱落；漏电流变化或开路。纠正措施：装配前塑封器件不能长时暴露于潮湿空气；塑封器件长时暴露于潮湿空气，装配前要烘干；控制封装工艺，避免塑封
器件分层；控制电路板焊接工艺，防止塑封器件长时间过热。
23．引起键合失效的机理：半导体器件的铝电极与管脚用内引线连接，内引线可分为金线和铝
线两种。金-铝键合失效主要表现是：金内引线与芯片上的铝层压焊点发生固相反应，形成称为紫斑的AuAl2化合物，导致接触不良或引线脱落；由于金-铝原子互扩散的扩散系数不同，在金-铝界面还会形成科肯德尔空洞，会引起压焊点开路；引线键合失效的其它原因是键合工艺不良。
24．引线键合失效的外部原因和分析方法：失效原因：高温试验、振动试验、过电应力、受潮、
工艺不良。失效内因：压焊点金-铝发生化学反应和扩散。失效分析方法:X射线透视、扫描声学显微镜、打开封装、显微观察、X 射线能谱分析。质检方法：引线拉力测试。纠正措施：金-铝键合器件应避免在高温度下使用和试验。为避免金-铝键合失效，可改用铝硅-铝和无线键合。
25．水汽和离子沾污的失效分析方法：芯片表面水汽和离子沾污；介质层内部离子沾污。
26．芯片表面水汽和离子沾污：失效分析方法：烘烤或开封清洗；试验结果分析：反向特性可
完全恢复为离子沾污和受潮，方向特性不可完全恢复为过电或静电。
27．介质层内部离子沾污：高温储存；高温反偏
28．EOS 损伤的种类和机理：过流（引起过热）：内引线熔断；金属化互连线熔断；pn 结漏电；
pn 结穿钉；金属热电迁移。过压：氧化层针孔；热电子注入
29．CMOS 电路的闩锁效应：定义：触发信号进入I/O端或电源端，电源电流剧增。可控硅特点：
触发控制极，阳极-阴极导通。触发停止后，阳极-阴极继续导通。电源电压关断，不再导通。CMOS 电路的闩锁效应（大电源电流）的成因：可控硅效应。发生闩锁效应的条件：输入电流大于触发电流。
30．过电EOS 与静电ESD 的区别：电源和地烧毁多为EOS ；输入端烧毁难区分，有可能是ESD ；
电路板上烧毁为EOS ，未使用失效多为ESD ；EOS 直观性强，ESD 较隐蔽；EOS 有明显的热效应，ESD 无。EOS 和ESD 的失效分析方法：端口电流明显增大或减小是失效信号；颜色变化是EOS 的信号；模拟试验重现失效是重要方法。
31．静电防护：静电源的剩余电荷=产生电荷-泄露电荷；最小化静电源的产生电荷：减小摩擦起
电：增加空气湿度，用防护静电地板，防静电包装器件。减小感应起电：器件静电屏蔽，绝缘导体接地（仪器接地、电烙铁接地）；最大化静电源的放电：防静电手镯，仪器烙铁接地；最小化器件对地放电：防静电桌经大电阻接地（为什么不用金属桌）
32．金属电迁移原理和预防：原理：金属原子沿电子流方向移动，发生条件：电流密度J 〉
10E5A/cm2，高温。预防措施：平面化工艺，降温，掺铜
名 词 解 释
1. 中位寿命：
– 满足 R ( t 0.5 ) = 0.5 的t 0.5称为中位寿命，即寿命比它长和比它短的产品
各占一半时的时刻。
2. 可靠性定义：
– 可靠性是指产品在规定的条件和规定的时间内，完成规定的功能的能力。
3. 衬底热电子(SHE)效应：
– 热电子来源于衬底电流，在势垒区电场的加速下运动到Si-SiO2界面，其中
部分电子的能量可以达到或超过Si-SiO2势垒高度，便注入到栅氧化层中去，
被电子陷阱所俘获，相应的调制了硅表面势，引起MOS 器件跨导的下降及
阈值电压的漂移，这就是热电子损伤。
4. 沟道热电子 (CHE)效应：
– 热电子来源于表面沟道电流，是从源区向漏区运动的电子，在漏结附近受到
势垒区电场加速，电子获得了能量而被加速，成为热电子。这些热电子中能
量较高的，可以越过Si-SiO2势垒，注入到SiO2中去，同衬底热电子一样，
被陷阱中心所俘获，产生热电子损伤。
– 沟道热电子效应与衬底热电子效应不同，它仅改变了漏结附近SiO2中的电
荷分布。
5. 浪涌的定义及其数学模型公式：
– 超出正常工作电压的瞬间过电压，本质上讲，浪涌是发生在仅仅几百万分之
一秒时间内的一种剧烈脉冲。
E (t ) =k ⋅E p ⋅(e -α⋅t -e -β⋅t )
6. 应力的定义：
– 指的是在某一瞬间，外界对器件施加的部分或全部影响。例如：温度、湿度、
机械力、电流、电压、频率射线强度等，都是应力。
– 从广义上讲，时间也是一种应力。
7. 特征寿命： -1R t =e =0.368-1– 满足 e 的t e - 1 称为特征寿命。
8. 集成电路失效分析的基本原则：
– 先调查、了解与失效有关的情况(器件类型、实效现象、应力条件等) ，后
分析失效器件。
– 先做外部分析，后做内部(解剖) 分析。
– 先做非破坏分析，后做破坏分析。
9．画出浴盆曲线，解释其每一段的含义(也可举例说明) ，并描述偶然失效期的数学模型： ()
• 偶然失效期的数学模型：
– 是指数函数，其失效概率密度为：
-λt R (t ) =e – 可靠度为： f (t ) = λ⋅e -λt (0 ≤t ,λ
f (t ) λe -λt λ(t ) = = -λt = λ– 失效率为： R (t ) e
10. 闩锁效应：
– 是指在芯片的电源和地之间存在一个低阻抗寄生的BJT 管通路，由于存在
正反馈，所以产生很大的电流，导致电路无法正常工作，甚至烧毁电路的现
gnd gnd 象。
11. 二次击穿： –
出现负
– 二次击穿是破坏性的热击穿，为不可逆过程，有过量电流流过PN 结，温度
很高，使PN 结烧毁。(雪崩击穿是一次击穿 )
2. 简 答 题
1. 软误差的改进措施?
• 提高封装材料的纯度，减少α粒子来源。
• 在芯片表面涂阻挡层，如用聚酸亚胺树脂涂敷芯片，形成对α粒子
的屏蔽层。
• 在器件设计方面应考虑防止电子－空穴对在有源区聚集。
• 在电路和系统方面设法采用纠错电路。
3. 说明在氧化层中有那四种电荷?
1. 固定氧化层电荷、可动离子电荷、界面陷阱电荷、氧化层陷阱电荷。
4. Na+对器件电性能及可靠性的影响?
– 降低了pn 结击穿电压，增加了反向漏电流；
– 引起晶体管电流增益hFE 的漂移。
5. 可靠性设计的基本内容 ?
– 线路可靠性设计；
– 版图可靠性设计；
– 工艺可靠性设计；
– 封装结构可靠性设计。
6. 用钝化法防离子沾污的几种措施?
① 磷硅玻璃（PSG ）钝化；
– Na+在PSG 中的溶解度比在SiO2层中高三个数量级；
– PSG 还能固定Na+ 。
② 氮化硅（Si3N4）钝化；
– 对Na+等杂质有阻挡作用，抗Na+沾污能力极强；
– 介电常数大，可提高MOS 器件的跨导、降低阈值电压；
– 抗辐射能力强。
③ 三氧化二铝（ Al2O3 ）钝化。
④ 降低氧化层电荷的措施?
① “无钠” SiO2的生长；
② 采取各种防Na+等其它离子的沾污的措施；
① 以钝化为主
③ 对硅材料选用(100)晶向，使固定氧化层电荷及界面陷阱电荷最小；
④ 氧化层生长后进行适当高温处理，以降低固定氧化层电荷和界面陷阱电荷；
8. 叙述提高抗热载流子效应的几项措施?
– 减小栅结附近的电场；
– 改善栅氧化层质量；
– 在电路和版图设计上采取适当措施。
9. MOS 场效应管电离辐射效应的主要表现?
– 阈值电压Vth 和平带电压VFB 发生漂移；
– MOS 器件的C-V 曲线发生变化，产生畸变。
10. 提高互连线抗电迁移能力的方法?
– 减小电流密度J ；
– 降低薄膜温度T ；
– 降低常数C ；
– 增加薄膜宽度W 和厚度d ； W ⋅d ⎛Q ⎫MTF=⋅exp ⎪– 增大薄膜中离子扩散的激活能Q 。 C ⋅j n ⎝kT ⎭
1. 如介质覆盖效应
11. MOS 管栅氧击穿的种类及所采取措施?
– 种类：
1. 瞬时击穿和经时击穿 (TDDB)
– 控制原材料硅中的C 、O2等微量杂质的含量，防止Na+、灰尘微粒等沾污； – 用CVD 生长SiO2或掺氮氧化以改进栅氧质量标准；
– 栅氧易受静电损伤，它的损伤积累的，使用中必须采取防护措施。
12. 为避免闩锁效应所采用的的几种措施?
– 增加基区宽度；
1. 即增加NMOS 与PMOS 之间的间距
– 使用可以吸收注入电荷的保护环；
1. 防止双极晶体管起作用
– 深槽隔离。
4. 填 空 题
五．（10分）
简述失效分析的一般程序和失效分析的基本原则
1．失效分析的一般程序：收集失效现场证据；电测并确定实现模式；非破坏检查；打开封装；
镜检；通电并进行失效定位；对失效部位进行物理化学分析，确定失效机理；综合分析，确定失效原因，提出纠正措施。
2．失效分析的原则：先调查了解与失效有关的情况（线路、应力条件、失效现象等），后分析
失效元器件等；先外部分析，后内部（解析分析）；先进行非破坏性分析，后进行破坏性分析。
六．填空题（10分）
七、简述题（10分）
7) 什么是热载流子效应？(4分)
8) 除了沟道热载流子外，还有哪两种热载流子？（2分）
9) 比较衬底热电子(SHE)效应和沟道热电子(CHE)效应。(4分)
10) 叙述提高抗热载流子效应的几项措施?
答题要点：
1） 能量比费米能级大几个kT 以上的载流子成为热载流子。热载流子与晶格处于热不平衡状态，当其能量达到或超过Si-SiO 2的界面势垒时（对电子注入为3.2eV ，对空学为4.5eV ）便会注入到氧化层中，产生界面态、氧化层陷阱或被陷阱俘获，使氧化层电荷增加或者波动，成为热载流子效应。
2）
衬底热载流子，雪崩注入热载流子。
3） 沟道中的热载流子在高电场的影响下，热电子将从源极向漏极运动，并受到加速，产生碰撞电离和散射。某些散射电子获得足够能量，超越Si-SiO 2的界面势垒，进入氧化层。从而对阈值电压产生影响（使之变大），因为栅上所加的正电压要有一部分用来抵销电子。
4） 叙述提高抗热载流子效应的几项措施? 减小栅结附近的电场；改善栅氧化层质量；在电路和版图设计上采取适当措施。
4）衬底热电子(SHE)效应：
– 热电子来源于衬底电流，在势垒区电场的加速下运动到Si-SiO2界面，其中
部分电子的能量可以达到或超过Si-SiO2势垒高度，便注入到栅氧化层中去，
被电子陷阱所俘获，相应的调制了硅表面势，引起MOS 器件跨导的下降及
阈值电压的漂移，这就是热电子损伤。
沟道热电子 (CHE)效应：
– 热电子来源于表面沟道电流，是从源区向漏区运动的电子，在漏结附近受到
势垒区电场加速，电子获得了能量而被加速，成为热电子。这些热电子中能
量较高的，可以越过Si-SiO2势垒，注入到SiO2中去，同衬底热电子一样，
被陷阱中心所俘获，产生热电子损伤。
– 沟道热电子效应与衬底热电子效应不同，它仅改变了漏结附近SiO2中的电
荷分布。
八．（10分）
1）在Si-SiO 2界面SiO 2一侧存在几种电荷？2）降低氧化层电荷的措施?
3）Na+对器件电性能及可靠性的影响?
1）目前公认的在Si-SiO2界面SiO2一侧存在的四种电荷为： 固定氧化层电荷、可动电荷、界面陷阱电荷和氧化层陷阱电荷。
2）降低降低氧化层电荷的措施：―无钠‖ SiO2的生长：采取各种防Na+等其它离子的沾污的措施；以钝化为主：对硅材料选用(100)晶向，使固定氧化层电荷及界面陷阱电荷最小；氧化层生长后进行适当高温处理，以降低固定氧化层电荷和界面陷阱电荷；
3）Na+对器件电性能及可靠性的影响? 降低了pn 结击穿电压，增加了反向漏电流；引起晶体管电流增益hFE 的漂移。
九．（10分）
画出浴盆曲线，解释其每一段的含义(也可举例说明) ；描述失效发生期与失效机理的关系；描述偶然失效期的数学模型。
早期失效：设计失误、工艺缺陷、材料缺陷、筛选不充分
随机失效：静电损伤、过电损伤，
磨损失效：原器件老化；随机失效有突发性和明显性；早期失效和磨损失效有时间性和隐藏性
• 偶然失效期的数学模型：
是指数函数，其失效概率密度为 f (t ) = λ⋅e -λt (0 ≤t ,λ
-λt R (t ) =e 可靠度为：
-λt f (t ) λe 失效率为： λ(t ) = = -λt = λ
R (t ) e
十、简答及分析题（20分）
1）简述集成电路采用金属铝作为互连线的优缺点；（7分）
2）以铝为例，说明什么是电迁移现象？（3分）
3）简述点迁移的产生原因（内因、外因）；（4分）
4）影响电迁移的因素之一是布线的几何尺寸，简要说明铝线的长度，宽度和由电迁移决定的寿命之间的关系？（6分）
5）金属电迁移预防措施
6）提高互连线抗电迁移能力的方法?
答题要点：
1） 优点：a 导电率高；b 可以硅材料形成低阻值的欧姆接触；c 与SiO 2等介质具有良好的粘
附性；d 便于加工。
缺点：a 性软，机械强度低，容易划伤；b 化学性能活跃，易受腐蚀；c 抗电迁移能力差。
2） 当铝条内有一定电流通过时，金属离子会沿导体产生质量的输运，其结果会使导体的某些
部位产生空洞或晶须（小丘）。
3） 外因：高温或者即使在低温如果电流密度较大时，都会发生电迁移。发生条件：电流密度J 〉
10E5A/cm2，高温。
内因：金属薄膜导体结构的非均匀形式的导体内从在一定的空位浓度，金属离子通过空位
而动，但是随机的，当存在外力时会发生定向运动。
4） a 铝线的长度增加，寿命变短；
b 线宽比材料晶粒直径大时，线宽愈大，寿命愈长；
c 线宽和金属晶粒直径相近时，线宽变窄，寿命变长。
5）金属电迁移预防措施：平面化工艺，降温，掺铜
6）提高互连线抗电迁移能力的方法? 减小电流密度J ；降低薄膜温度T ；降低常数C ；增加薄膜
宽度W 和厚度d ；增大薄膜中离子扩散的激活能Q 。
W ⋅d ⎛Q ⎫MTF=⋅exp ⎪C ⋅j n kT ⎭⎝
十一。1）解释EOS 和ESD 失效机理2）过电EOS 与静电ESD 的区别3）EOS 和ESD 的失效
分析方法4）解释EOS 和ESD 失效机理
1．静电防护：静电源的剩余电荷=产生电荷-泄露电荷；
1）最小化静电源的产生电荷：减小摩擦起电：增加空气湿度，用防护静电地板，防静电包装器件。减小感应起电：器件静电屏蔽，绝缘导体接地（仪器接地、电烙铁接地）；2）最大化静电源的放电：防静电手镯，仪器烙铁接地；3）最小化器件对地放电：防静电桌经大电阻接地（为什么不用金属桌）
2．过电EOS 与静电ESD 的区别：a. 电源和地烧毁多为EOS ；b. 输入端烧毁难区分，有可能是ESD ；c. 电路板上烧毁为EOS ，未使用失效多为ESD ；d.EOS 直观性强，ESD 较隐蔽；e. EOS有明显的热效应，ESD 无。
3．EOS 和ESD 的失效分析方法：端口电流明显增大或减小是失效信号；颜色变化是EOS 的信号；模拟试验重现失效是重要方法。
4．解释EOS 和ESD 失效机理
静电放电(ESD)：处于不同静电电位的两个物体间发生的静电电荷转移就形成了静电放电，这种静电放电将给电子元器件带来损伤，引起产品失效。
过电应力(EOS) —元器件承受的电流、电压应力或功率超过其允许的最大范围。
十三、（满分14分）
4） 在CMOS 电路中为什么要考虑栅氧击穿？(4分)
5） 说明栅氧击穿的分类；(6分)
6） 简述栅氧击穿的机理。(4分)
7） 采取措施
答题要点：
4) a 器件特征尺寸不断缩小，栅氧化层不断减薄，要求介质承受电场强度不断增加；
b IC集成度不断提高，芯片上的器件增多，栅氧化层总面接增大，存在缺陷的概率增加。
5) （1）瞬时击穿
a 本征击穿：芯片一加电压，电场强度超过介质材料所能承受的临界电场，介质因电流很大，马上击穿。
b 非本征击穿：局部氧化层厚度较薄，或存在空洞、裂缝、杂质等造成介质击穿。
（2）与时间有关的介质击穿（TDDB ）：施加电场低于栅氧本征击穿场强，未引起本征击穿，但经历一定时间后发生了击穿，原因是氧化层内产生并积累缺陷/陷阱。
6) 分为两个阶段
第一阶段为积累/建立阶段：在电应力作用下，氧化层内部及Si-SiO 2界面处发生缺陷（陷阱、电荷）的积累，使局部电场增强
第二阶段为快速逸溃阶段：当第一阶段的缺陷积累达到某一程度，使局部电场达到某一临界值，
便转入第二阶段，氧化层迅速击穿。
4）
a) 控制原材料硅中的C 、O2等微量杂质的含量，防止Na+、灰尘微粒等沾污；
b) 用CVD 生长SiO2或掺氮氧化以改进栅氧质量标准；
c) 栅氧易受静电损伤，它的损伤积累的，使用中必须采取防护措施。
十四。1）以失效分析为目的的电测技术的作用和种类。2）连接性测试和待机电流测试的过程。
3）由反向I-V 特性怎么确定失效机理？
1．以失效分析为目的的电测技术：电测在失效分析中的作用：重现失效现象，确定失效模式，
缩小故障隔离区，确定失效定位的激励条件，为进行信号寻迹法失效定位创造条件；电测得种类和相关性：连接性失效、电参数失效、功能失效
2．电子元器件失效分析的简单实用测试技术：连接性测试：万用表测量各管脚对地端/电源端/
另一管脚的电阻，可发现开路、短路和特性退化的管脚。电阻显著增大或减小说明有金属化开路或漏电部位。待机电流测试：所有输入端接地（或电源），所有输出端开路，测电源端对地端电流，待机电流显著增大说明有漏电失效部位，待机电流显著减小说明有开路失效部位。
3．电子元器件失效分析的简单实用测试技术：各端口对地/电源端的漏电流（或i-v ）测试，可
确定失效管脚；特性异常与否用好坏特性比较法确定。
由反向I-V 特性确定失效机理：直线为电阻特性，pn 结穿钉，属严重EOS 损伤；反向漏电流随电压缓慢增大，pn 结受EOS 损伤或ESD 损伤；反向击穿电压下降，pn 结受EOS 损伤或ESD 损伤；反向击穿电压不稳定，芯片断裂，芯片受潮；高温储存试验可区分离子沾污和过电应力损伤试验。
十五。引起键合失效的机理、原因、分析方法、纠正措施。
引起键合失效的机理：半导体器件的铝电极与管脚用内引线连接，内引线可分为金线和铝线两种。金-铝键合失效主要表现是：金内引线与芯片上的铝层压焊点发生固相反应，形成称为紫斑的AuAl2化合物，导致接触不良或引线脱落；由于金-铝原子互扩散的扩散系数不同，在金-铝界面还会形成科肯德尔空洞，会引起压焊点开路；引线键合失效的其它原因是键合工艺不良。
引线键合失效的外部原因和分析方法：
失效原因：高温试验、振动试验、过电应力、受潮、工艺不良。失效内因：压焊点金-铝发生化学反应和扩散。
失效分析方法:X射线透视、扫描声学显微镜、打开封装、显微观察、X 射线能谱分析。质检方法：引线拉力测试。
纠正措施：金-铝键合器件应避免在高温度下使用和试验。为避免金-铝键合失效，可改用铝硅-铝和无线键合。
十六。塑料封装失效机理和纠正措施。
塑料封装失效机理：封装分层并长期暴露于潮湿环境；器件受热，封装内水汽膨胀；机械应力引起芯片形变和压焊点脱落；漏电流变化或开路。
纠正措施：装配前塑封器件不能长时暴露于潮湿空气；塑封器件长时暴露于潮湿空气，装配前要烘干；控制封装工艺，避免塑封器件分层；控制电路板焊接工艺，防止塑封器件长时间过热。
十七。水汽和离子沾污的失效分析方法
水汽和离子沾污的失效分析方法：芯片表面水汽和离子沾污；介质层内部离子沾污。 芯片表面水汽和离子沾污：失效分析方法：烘烤或开封清洗；试验结果分析：反向特性可完全恢复为离子沾污和受潮，方向特性不可完全恢复为过电或静电。
介质层内部离子沾污：高温储存；高温反偏
三、简答（10分）
1）解释PPM 、Cp 、SPC 含义。2）什么是6σ设计？以及实现6σ的设计目标的技术途径。
1）PPM:百万分之几，表示工艺不合格品率。采用PPM 技术评价出厂产品的平均质量，能综合反映产品的设计和制造水平。
工序能力指数Cp 来表示工艺水平满足工艺参数规范要求的程度。实际工序能力指数Cpk 值实际上直接反映了工艺成品率的高低，因此定量地表征了该工序满足工艺规范要求的能力。现代工业生产对工序能力指数提出了Cp 不小于2、Cpk 不小于1.5的要求，以保证工艺不合格率不大于3.4PPM 。
工艺的起伏变化是不可避免的。如果工艺的起伏变化完全是由随机原因引起的，不存在异常原因，则称工艺处于统计受控状态。只有在统计受控的条件下，才能生产出内在质量好、可靠性高的产品。
2)6σ设计是指工艺规范要求的范围为±6σ，同时以工艺参数分布中心μ与参数规范中心T0偏移为1.5σ作为参考条件的，将实现6σ设计要求时的工艺不合格品率3.4PPM 作为6σ的设计目标。目前，6σ设计要求代表了国际上现代工业生产对工序能力指数的高标准要求。
提高工序能力指数和实现6σ设计目标的要求是一致的，基本途径有三条：减小工艺参数分布的标准偏差；使工艺参数分布的均值尽量与规范要求中心值靠近；扩大工艺规范要求的范围。