2位串行进位加法器

2位串行进位加法器

一、 实验目的

进一步熟悉QuartusII 的VHDL 文本设计流程，学习组合电路的设计、仿真和硬件测试

二、实验设备与软件平台

SOPC/DSP EDA实验箱，Quartus Ⅱ

三、实验原理

四、实验测试方案

用能产生高低电平的按键 键3、键4表示输入管脚a[0]、a[1],键1、键2表示输入管脚b[0]、b[1],发光二极管D1、D2表示输出管脚sum[0]、sunm[1],D3表示进位信号co ，发光二极管亮表示输出为“1”。

五、实验内容、步骤

1、启动Quartus II软件，建立工程。器件选择Cyclone 系列中的EP1C6Q240C8。

2、编写VHDL 程序，存盘编译。

3、通过编译后，建立波形文件，设置仿真输入信号，存盘。

4、进行仿真，分析结果。

5、进行引脚锁定，重新编译。

引脚锁定见下表: 【选用实验电路结构图NO.5】

6、下载到EDA 实验系统上的FPGA 中，进行实际测试。

六、实验结果及分析

（1）时序仿真波形图如下：

（2）在实验箱上的测试过程

2位串行进位加法器

一、 实验目的

进一步熟悉QuartusII 的VHDL 文本设计流程，学习组合电路的设计、仿真和硬件测试

二、实验设备与软件平台

SOPC/DSP EDA实验箱，Quartus Ⅱ

三、实验原理

四、实验测试方案

用能产生高低电平的按键 键3、键4表示输入管脚a[0]、a[1],键1、键2表示输入管脚b[0]、b[1],发光二极管D1、D2表示输出管脚sum[0]、sunm[1],D3表示进位信号co ，发光二极管亮表示输出为“1”。

五、实验内容、步骤

1、启动Quartus II软件，建立工程。器件选择Cyclone 系列中的EP1C6Q240C8。

2、编写VHDL 程序，存盘编译。

3、通过编译后，建立波形文件，设置仿真输入信号，存盘。

4、进行仿真，分析结果。

5、进行引脚锁定，重新编译。

引脚锁定见下表: 【选用实验电路结构图NO.5】

6、下载到EDA 实验系统上的FPGA 中，进行实际测试。

六、实验结果及分析

（1）时序仿真波形图如下：

（2）在实验箱上的测试过程


相关文章

  • 实验一 四位串行进位加法器的设计实验报告

    • 实验一 四位串行进位加法器的设计 一.实验目的 1. 理解一位全加器的工作原理 2. 掌握串行进位加法器的逻辑原理 3. 进一步熟悉Quartus 软件的使用,了解设计的全过程, 二.实验内容 1. 采用VHDL 语言设计四位串行进位的加法 ...查看


  • 8位串行进位加法器

    • 实验报告 一. 实验目的 使对quartus II的使用进行初步的了解,对于一些芯片的组合应用更加掌握. 二. 实验内容 设计8位串行进位加法器 用半加器设计一个全加器元件,然后根据图4-38,在顶层设计中用8个1位全加器构成8位串行进位加 ...查看


  • 加法器实验报告

    • 实验三 加法器的设计与仿真 一.实验目的 熟悉quartus ⅱ仿真软件的基本操作,用逻辑图和vhdl 语言设计加法器并验证. 二.实验内容 1.熟悉quartus ⅱ软件的基本操作,了解各种设计输入方法(原理图设计.文本设计. 波形设计) ...查看


  • 8位加法器的设计

    • 实验二 8位加法器设计 一.实验目的 熟悉利用Quartus Ⅱ的图形编辑输入法设计简单组合电路,掌握层次化设计方法,并通过8位全加器的设计,进一步熟悉利用EDA 软件进行数字系统设计的流程. 二.实验仪器与器材 计算机1台,GW48-PK ...查看


  • 加法器的设计与仿真

    • 实验三 加法器的设计与仿真 一.实验内容 1．用VHDL 语言设计全加器: 2．利用设计的全加器组成串行加法器: 3．用VHDL 语言设计并行加法器. 二.实验原理.波形仿真及波形分析 1.全加器 (1)VHDL 语言 LIBRARY IE ...查看


  • 近似加法器

    • 电子科技大学 UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA 数字电路 课程设计报告 课程设计题目 近似加法器 学 号 [1**********]09 作者姓名 宁博宇 指导 ...查看


  • 半加器.全加器及其应用

    • 实验二 半加器.全加器及其应用 班级: 学号: 姓名: 一.实验目的 1.掌握全双进位全加器74LS183和四位二进制超前进位全加器74LS283的逻辑功能. 2.熟悉集成加法器的使用方法. 3.了解算术运算电路的结构. 二.实验设备 数字 ...查看


  • 电子秒表的设计报告

    • 电子秒表电路设计实验报告 学生姓名: 如孜江·库万 学 号:2011130215 专 业:通信工程 年级.班级:2011年级3班 实验项目:电子秒表电路设计 实验类型:设计 实验时间: 实验指导老师: 实验评分: 一. 实验目的 1.进一步 ...查看


  • 时序逻辑电路

    • 第五章 时序逻辑电路 前面介绍的组合逻辑电路无记忆功能.而时序逻辑电路的输出状态不仅取决于当时的输入信号,而且与电路原来的状态有关,或者说与电路以前的输入状态有关,具有记忆功能.触发器是时序逻辑电路的基本单元. 本章讨论的内容为时序逻辑电路 ...查看


热门内容