第十一章
VLSI中的难熔金属及其硅化物
随着VLSI的特征尺寸向1um乃至更小发展，降低与互连有关的电阻、电容的必要性日益突出，对MOS器件尤其如此，由于RC所引起的延迟甚至可以超过门延迟，互连布线的RC越大，电路的工作速度就越有限。这一点可由下面的简化公式看出：
RC＝RS L εOX /XOX （1）
其中，RS 是连线处的薄层电阻(RS ＝ρ/Xint )，l是互连线的长度，Xint 是互
连的厚度。XOX 是金属布线下氧化层的厚度，εOX 是SiO2的介电常数。由于Xint 和X OX 的减小，RC仅依赖于L，而不是连线的宽度W，然而这只是一个简单的模型，
对于W小于3um的线条来说是不精确的。因为电容的边缘效应这时变得很明显了。既然RS 随着线条尺寸的缩小而缩小，RC的积也将减小。图1所示的是对于
多晶硅，TaSi2和Al，1cm布线的RC时间常数作为设计规则函数的曲线。对应的是每一级MOS器件的门延迟时间。对于小的特征尺寸，互连延迟会占主要部分。多少取决于电路中互连线的最大长度。总而言之，要想制造出高密度，高性能的电路，降低互连的电
阻率是关键。
有很多有潜力的途
径可将互连的电阻率降
至15∼30Ω/cm以下。铝可
以用来代替多晶硅，但由
于其低熔点和共熔温度，
后继工序将不得不将工2
作温度限制在500℃以下。而很多POST－GATE需要>500℃的高温。铝就不适合做替代物了。
多晶硅也可
以被难熔金属及难
熔金属硅化物和多
层金属结构代替。
即一层低电阻材料
淀积在一层多晶硅
材料上，这种结构叫做Polycide。图2a是一种Polycide的结构图。难熔金属有很高的熔点，但是它的氧化物质量很差。有时还有挥发性。另外，由于难熔金属产生的杂质的影响，MOS晶体管的阈值电压很难保持一致。Silicide作为栅/互连层时，会遇到一些问题，与使用难熔金属时相似。于是Polycide结构便在栅/互连层中占了主导地位。用这种方法多晶硅的功函数已知而且Poly/Si的界面态稳定，这些优点都保持了下来。因为Poly仍然在栅极上面并提供氧化反应所需的硅。这就使得随后的多晶硅和金属层的隔离氧化层能做在Silicide之上。
关于Silicide的性质和制备，特别是使用Polycide结构的研究结果已经有大量的报道。而且在Mararka的书中有详尽的介绍。本章的重点是对难熔金属及其Silicide在VLSI中的应用做一简要描述，包括mararka的书发表之后的一些研究结果。
第一节 VLSI中可能应用的Silicide结构
为了在VLSI中有效地利用难熔金属硅化物(单独或在Polycide中)，对材料有很严格的要求。表1中列出了一些重要的项目。
有很多
难熔金属硅化
物能满足所有
或大部分的要
求。难熔金属
硅化物可以耐
受比铝高得多的温度而且与硅的共熔温度远远超过1300℃。但是，Pd2Si和PtSi，NiSi2的共熔温度分别是720℃，830℃，966℃。工艺中使用的温度都接
近这个温度，因此，这三种Silicide都不符合要求。
电阻率
对Silicide
是一个关键
的参数。表2
所引的是一
些常用Silicidede电阻率(针对特定的退火温度和时间)。电阻率的值和许多因素有关，包括形成方式，烧结时间和温度，组分配比和化学纯度。表2清楚地指出了材料间由于
形成方式不同而造成
的差异。值得一提的
是，低电阻率的一些
Silicide(∼13µΩ/cm)
都是由TiSi2用冶金法
直接形成的。图3标出
了MoSi，TaSi及TiSi的电阻率与
退火温度的关系。TiSi在800℃
时电阻率最小，而MoSi则要求
900℃以上。图4显示了退火温度
对不同Silicide的薄层电阻的
影响。一般情况下，退火30分钟
就可以达到平衡，使用快速热退
火(RTA)可使形成Wsi的反应时
间少于60秒(1200℃)。
关于电阻率与化学配比的
关系可以用几个例子来说明。
CVD形成的Wsi电阻率如图5所示，其中X的值从2.2∼2.6不等。膜的电阻率随着硅含量的增加而上升。图6显示的是共溅形成的TiSi膜的电阻率作为Si/Ti比值的函数在烧结前后的情况(900℃/30min)。可以看出，未烧结的材料其电阻率随着硅含量的增
加而上升，对于烧
结后形成的膜，电
阻率在Si/Ti=3(原
子数目比)时最小。
而且仅当Si/Ti>2
时才有TiSi2产生。
电阻率在
Si/Ti=5/2之前是
随着比值的增加而下降，而后，随着硅含量的增加而上升(确切的组分由RBS检出)
Silicide的形成
Silicide可以用三种技术
形成，每一种都要在淀积后进行
热处理。
(1)在SI上淀积纯金属(单
晶或多晶)
(2)同时蒸发硅和难熔金属
(3)通过混合靶或共溅技术
来溅射淀积Silicide
表3列出了三种技术各自的优缺点;
•直接冶金反应;
当一层难熔金
属膜直接淀积在硅
表面，而且硅片将
在今后的工序中被
加热，金属和硅材
料将反应生成
Silicide。这样做
的好处子一是电阻
率较其它方法低。
有关硅和金属膜形成过程中各组分的反应和动力学过程已有很多报道。各种专门技术包括RBS，XES，XPS，SIMS和电子测量被用于检测反应过程中各组分的情况。有关分析
技术的详细说明见
第17章。
淀积在硅上的
金属在相对低的温
度退火时，首先形
成的是富含金属的
Silicide到金属被
消耗完，随后开始
生长富含硅的部
分。图8显示了温度
对Ti/Si和Ti/Si2的
影响。温度超过600
℃时，没有TiSi存
在的迹象而TiSi2开
始生长。在700℃，
TiSi 2的生长达到顶
峰。超过800℃后，
化合物的成分就不稳定了，多晶硅的消耗不再增加待到全部转换成TiSi2才稳定下来。700℃时，需要60分钟来完成反应，而500℃时，既使过10小时也检
测不到Silicide的存在迹象。
PtSi在350℃时有反应，RBS的分析表明，样品经过20分钟的烧结后已经转化成Pt2Si以及少量的PtSi。经过60分钟烧结后，有65%的Pt2Si转化成PtSi。
Cannili分析了Pt的Silicide与时间的关系，发现Silicide层的厚度可由下式给出:
X Pt 2Si=D1t （2）
X PtSi=D2(t-t0) （3）
其中，D1和D2分别是Pt2Si和PtSi的界面扩散系数，t0是PtSi开始形成的时间，D1和D2与温度倒数的关系与Arrhenius曲线类似。PtSi和Pt2Si形成时分
别放出1.3eV和1.5eV的能量。
很多Silicide形成是与时间是平方的关系，说明这是一个有限扩散的过程。另一些Silicide形成时与时间是线性关系，说明是表面反应速率控制过程。界面的清洁程度不同造成了对反应数据诠释的困难，因为界面的沾污会影响反应的开始。
使用直接反应法会消耗一定量的硅。例如，在形成WSi2时，每形成1Å的W
层会消耗2.53Å的硅，然后形成2.58Å的WSi2，因此使用这项技术时必须注意保证硅的充足。
•共蒸技术
共蒸是在高真空下同时淀积金属和硅，可以用电子束，射频激光，电阻加热使金属和硅气化。由于难熔金属(Ti，Ta，Mo，W)的熔点（1670℃to2996℃）很高，硅的蒸汽压又比较低。电子束蒸发就成了当然之选(见第10章)。一般的做法是:两套电子枪各种有分离的电源，蒸发速率作为金属电子枪和硅电子枪的函数被小心地决定，然后加一个合适的功率，产生一定比例的金属/硅蒸汽。电子束蒸发所造成的X射线损伤在高温退火的时候会消除。另外，蒸发过程中，栅氧都被多晶硅保护起来不至受辐射损伤。蒸发时的压力，蒸发22
速率，材料的纯度和真空管中的残气对于保证淀积膜性质的重复性都是关键的。淀积时，电阻率和厚度要监控好，金属与硅的比例可用第17章中的分析技术检测出来。
蒸发难熔金属的高温给真空系统提出了很高的要求，也使由于漏气造成沾污的可能性增加了。例如，为了获得10torr的蒸汽压，Ti，Mo，Ta，W必须分别被加热到1700℃，2500℃，3100℃，3200℃，这样看来，仅有TiSi2有可能在大生产环境下令人满意地进行淀积。
•溅射淀积-----共溅和混合靶溅射
溅射是形成Silicide的好办法，无论是射频还是磁控溅射。(见Chap10)。共蒸时必须很小心的设置金属和硅的蒸发速率。可在旧式溅射系统中从两套"S"型电子枪对硅片进行溅射，工艺过程中必须保证电子枪的稳定性。近来出现的多通溅射系统由双靶溅射也能得到满意的金属/硅比例，形成层状结构。烧结后，金属和硅完全反应，形成Silicide。如第十章所述溅射系统的最低压强应该低于10-6torr，以使淀积时残气的掺入最小。在新的溅射系统中，靶与衬底间的距离更短，使淀积速率得以提高，从而减少了淀积时间。，使得残气的掺杂浓度降低。共溅膜的台阶覆盖也优于共蒸膜，而且可以通过给衬底加直流偏压得到进一步改善。但偏压也会使硅表明的纹理结构发生变化(更粗糙)，且增加了残气的掺入及表面应力。
混合靶溅射(MSiX )看来在混合控制和所要求的化学配比方面是理想的。然而淀积Silicide所用的混合靶，通常是由粉末冶金技术制造的。它使用金属和硅的混合颗粒。这些颗粒被压实。在高温高压下烧结，达到其理论密度的70%-80%。这种制造过程会对靶产生钠沾污。工艺改进之后，靶的沾污水平已经降低。Silicide膜的电阻率可以与共蒸发得到的相比拟。一般来说，各种不同M/Si的比例的靶都应有备以使淀积膜得到最优的化学配比。应该时刻-2
注意保持金属和硅的
溅射产出一致，否则组
分会经常变化，参考10
比较了共溅和成状溅
射淀积的Silicide的
性质。认为两种方式都
能生产出性质优良化
学气相淀积制造Silicide。
CVD在制造Silicide方面较其它方式有许多优点。包括改善台阶覆盖。高纯薄膜(低氧含量)。高的产额，为了使用CVD技术，金属中必须有可挥发的组分。在制造CVDWSi和TiSi的反应如下。(高温下进行)。
WF 6↑+2SiH4↑ → WSi↓+6HF↑+H2↑ （4）
TiCl 4↑+2SiH4↑ → TiSi2↓+4HCl+2H2↑ （5）
WF 6是腐蚀性气体，有相对高的密度和室温下中等的蒸汽压。TiCl4是腐
蚀性液体。300°K时的蒸汽压是11torr。
有一种商品化的冷壁系统成功地应用于Wsi的淀积，如图9所示。
Substantialdate。图10显示
了淀积温度对生长速率和电
阻率的影响。生长速率对温
度相对不太敏感而电阻率则
显示出实验范围或3次方增
长，电阻率的增长归结于化
合物中Si含量的上升，图11
显示了WF6气溶对薄膜生长速率和化学配比的影响。生长速率随着WF6气流线性增长，而Si的浓度则从x=2.6降至X=2.2。淀积时的电阻率是1000-900µΩ/cm。退火后降到30-80µΩ/cm。在实验范围内(决定于时间和温度)。MOS polyside电容由2500Å WSi/500Åpoly
/1000ÅSiO 2/Si构成其固定
电荷Qf 约为5×10/cm。能带
中fast界面陷阱密度是
3×10cm eV ，这些可以同那
些多晶硅栅技术得到的参数
相比拟，其它的WSiCVD淀积系统也在发展之中，包括单一硅片，等离子增强淀积系统(见第6章)。
Silicide的应力
在Silicide的形成过程中会有体积的收缩，导致膜上有很大的应力。这会在随后的工艺过程中造成剥离和其它问题。因此，Silicide的应力值是一个重要的参数。冶金法和共溅形成的TaSi2，，MoSi，TiSi，NiSi，PtSi膜都要测试应力。
图12显示了
室温下应力值作
为烧结温度函数
的曲线，这些膜的
应力在低温烧结
后会变成收缩应10-2-1112
力，可能是因为硅或氧分子扩散进金属的缘故。高温时，应力变成张应力，且与温度无关。共溅时，当Si/M的比例≥2时应力最小。共溅成膜的应力对溅射气体中氧气的沾污及溅射压力都很敏感。
应力会使膜和衬底之间的热膨胀系数及内在产生差异，用直接反应法生成的Silicide膜q其体积会缩小收缩量的测量可以通过比较淀积和烧结前后的膜厚来得到。体积的改变由下式计算:
∆V(%)={[(xVM +yVSi )-V (MxSiy)]/(xVM +yVSi )}×100%
其中，VM ；VSI ；V(MxSiy)是金属；硅；Silicide的体积，X；Y是Silicide中
金属和硅的原子数。体积的变化从PtSi的15%到PtSi2的31%。这样大的体积变化会导致较大的张力。25%的体积收缩相应于0.63的横向收缩。设弹性模量E为1×10dyn/cm，应力δ＝ε•Ε，可计算出为6.3×10dyz/cm，是这些材料平时应力的1.5倍。而烧结后的共淀积膜的收缩就小得多，其应力与直接反应法制备的相近。可以相信的是，室温下应力不是由收缩效应引起的。而且，高温制备时膜的应力就被释放出来了。另一方面，Retajczxy和Smha认为，应力主要是因为热膨胀差异引起，并计算出TiSi2膜在1000℃时应力值1×10dyn/cm，与测量值符合较好。
Silicide的氧化
在VLSI工艺过程中，经常要在Polycide结构的顶部制造绝缘层，使其与随后工艺中淀积的薄膜隔离。可以用气相淀积的SiO2和Si3N 4做绝缘层，但一般来说热生成的SiO2性质更好一些。于是就希望Polycide中的Silicide能够很容
易被氧化，氧化层必须稳定且电学和物理性质能满足要求。
多晶硅和单晶硅上的所有的金属Silicide是在氧化氛围中加热形成SiO 2，Silicide膜一般是不变的，Bartur和Nicolet从公开发表的文献上搜集102122112
了不同的Silicide氧化动力学的数据，见表4。Silicide的的氧化过程可分为4个过程:
1、氧化剂通过SiO2层扩散
2、在Siolicide上与氧化层反应
3、将硅原子输送到相应界面处Silicide的金属原子处
4、在Poly/Silicide界面出反应从Poloycide衬底释放Si
将氧化剂透过氧化层输运是扩散控制，Bartur和Nicolet已经画出湿氧和干氧氧化的抛物线速率常数（单晶，多晶和其它Silicide)。他们认为透过氧化层的氧化过程与所有其它Si基本相同。也就是说SiO2的物理性质与它是从Si还是Silicide上生长出来没有关系。Silicide和氧化层界面的反应比较复杂，但是可以用一个简单的热力学理论来预测氧化剂的情况。将界面处的化学反应概括起来假设氧化剂有限，硅的供应无限，有下式成立：
(y/x+1/2)Si+My O ⇔(y/x)Mx Si y +(1/2)SiO2
其中，Mx Si是产生的Silicide(例如对WSi2有X＝1/2)，My O是产生的金属
氧化物。对反应时放热的计算表明除了Zr和Hf，所有转换成金属Silicidede的反应都将产生SiO2。另外，Ti，Ta也处于产生氧化物的临界状态。仅在温度
>900℃的时候才有TiSi2产生利用热力学可以很好地预测生成哪一种氧化物。
SiO 2/Silicide界面处的反应速率是影响线性速率常数B/A的因素与
Silicide中的金属相关的硅的输运也会影响B/A。Bartur和Nicolet讨论了许多有关保持Silicide性质的情况，他们的结论是：当金属做为输运物质时，氧化反应中会有解离发生。
氧化过程中，Si/Silicide界面处的反应本质上和Silcide形成时的相近，Silicide形成时是扩散控制高温时Si的消耗与低温时Silicide形成时大
致一样。Si/Silcide界面从处的反应低温时相对较快高温时更快一些。这个反应不影响氧化速率。
结论是不同的B/A导致了不同的Siilcide氧化速率，金属作为输运物质的Silicide其氧化速率较硅有所增长，而且是抛物线性的增长。硅作为输运物质的Silicide一般在高温是形成，有限的硅扩散防碍了氧化，降低了B/A的影响。SiO2之上的Silicide氧化是通过Silicide分解成SiO2和金属硅化物进行
的。
Hsith和Nesbit最近的研究表明，在WSi2/PolySid的氧化反应中Poly有空
位存在，空位的范围从几百A到1um不等。它们的生长趋势是在界面处核化并进入Poly层。这些空位的来源是Poly的氧化。它们阻止了Si从Poly中向Siliicde表面扩散。氧化层针孔处的局部扩散导致了针孔下硅的耗尽。
TaSi 2，WSi2，NiSi2MoSi 2在Siliicde/Polycide结构上氧化层的电击穿强
度已经测量出来，范围在2∼5×10v/cm左右，与氧化后的Poly相近。
工艺集成
MOS工艺中Poly一般是在栅氧形成之后再生长的，虽然Polycide是一种降低互连电阻的好办法但较传统的硅栅工艺也增加了步骤。当然，与原有工艺的兼容必须保持。这一节，我们将讨论Silicide中一些影响原有工艺的因素。
首先，为了生长出Silicide并使其有一定的形状，能进行氧化反应。就要增加一些工艺流程。其次，Polycide应与其它工艺兼容，包括：
(a)源－漏离子注入及退火
(b)包括CVD电介质在内的回流工艺
(c)合金，钝化，Bonding，封装
由于Siliicde氧化的内容前面已经讨论过，本章将讨论其余内容。 6
Polycide图案生成包括很多技术，取决于图案的构成。如果先在下多晶上刻图形(如干法刻蚀)，再淀积金属，然后利用金属冶金反应生成Silicide。因为没有淀积在Poly上的金属不发生反应，可以随后有选择地去除，这是一种产生TiSi/Poly-si的办法。另一种方法是在未刻蚀的Poly上形成Silicide，再用干法刻蚀做图形，第16章中我们将具体讨论这种方法。
源－漏注入后的退火，推深，Polycode的氧化，磷硅玻璃回流等工艺步骤中，会有一些与Post-Polycidie有关的高温步骤。¬在这过程中，Polycide不能有性质的改变，也就是说，必须保持以下这些特性：
a、 Silicide的化学性质稳定
b、 Poly-Si/Silicide的界面不能移动，而且Poly-Si的厚度不变(氧化反应除外)
c、 Silicide不能与淀积的玻璃反应
d、 Silicide膜的应力要适当
e、 Silicide电阻率不能降低
有报道称，MoSi2，WSi2TaSi 2和TiSi2等Polycide可以满足上述兼容要求。 由于Silicide氧化是靠下层多晶的硅扩散进行的，Silicide下面一应该有足够的硅为SiO2d的形成供应硅。同时保持下层Poly的充足。
VLSI制造的最后一步是淀积一层或多层的铝。芯片要钝化，键合，封装。其中，金属退火，芯片键合，封装的温度在350℃∼500℃范围内，既然铝要和Silicide作接触就必须使Al/silicide界面在此温度下保持稳定。幸运的是，铝和难熔金属硅化物的最低反应温度也比一般的合金，组装的温度要高。如WSi 2(500℃)，TaSi2(550℃)，MoSi2(500℃)，TiSi2(450℃∼600℃)。但需要指
出的是，在这样的温度下金属形成的硅化物中的自由Si会钻入铝中，影响
Silicide/Si接触的电学性质和稳定性。因此，可以用一层很薄的扩散阻挡层来阻止反应。
自对准Silicide技术－－－Salicide
由于VLSI的接触尺寸缩小，接触电阻上升，而源－漏浅结的薄层电阻率也上升。为了降低电阻率的值，同时降低互连Poly线的电阻，产生了Salicide技术。即金属淀积在MOS结构上，和暴露的源－漏区的硅及栅上暴露的Poly-Si反应，形成Silicidie，侧墙结构用来防止栅极和源－漏区电接触。
Silicide形成
之后，就可以选择
性刻蚀去除没有反
应的金属而不损伤
Silicide。
图13给出了
形成Salicicde的
关键步骤和最终结构。Si和Siliicde之间的接触电阻大大降低了。因为尽管接触结构是传统的，但接触面积却有所增加(Silicide的接触电阻比金属/Al的接触电阻低〕在源－－漏注入和退火之后也能形成Salicide结构，但这样就必须在氧化和回流工艺中经受高温。
在Saliicde中最多使用的Siliicide是TiSi2(尽管PtSi和MoSi也可以使用)，TiSi 2之所以有如此大的吸引力是因为它的电阻率在难熔金属硅化物中间
最低，而且其自然氧化层厚度较低。Ti也是目前所知唯一能通过热氧化在Poly和单晶上形成稳定Silicide的难熔金属。当然，它也有如下一些不利因素：
1、Silicide形成时Ti会与SiO2侧墙反应
2、TiSi2不如MoSi2和WSi2
稳定
3、Ti膜很容易氧化。
因此，形成Silicide的反应必须是在无氧的气氛中进行
Salici
de结构中，
扩散区和多
晶硅上都有
Silicide，
由氧化物将
这两个区隔开2000Å∼3000Å。任何横向生长的Silicide都可以很容易地将其连通，造成栅和源－漏区的短路，即Bridging效应。有人观察到如果TiSi2是在惰性气体中用传统的炉式退火生成的，会很快形成横向Silicide。例如，在N 2中退火时，Ti吸收了很多的N2(>20at%)，同时与氮气反应在Ti表面生成Si3N 4部分。一旦Ti与N2反应，横向Silicide的反应就基本被抑制住了。因此，在纯N2中退火(氧气和水分含量少于10ppm)或在90%N2+10%H2的反应气体中可以产
生没有Bridging效应的TiSi2。
在TiSi2de形成过程中，Ti和氧化物间隔会发生反应，此反应的任何残余
物都将使氧化层质量下降而损坏器件的性能或形成Bridging效应。为了避免此类情况，有人建议在
实践中，建议使用两步生成法；第一步，温度控制在650℃，用去离子水，H2O 2和NH4OH(5:1:1)进行选择性刻蚀，去除没反应的金属Ti，第二步，在800℃左
右，降低TiSi2的薄层电阻并使其性质稳定下来。
快速热处理工艺也会影响Silicide的形成，Wanglien报道说；600∼800℃是在氩气中可用RTP方法形成TiSi2，选择性去除未反应的Ti之后，在氩气中1000℃温度下30秒的退火可降低TiSi2
的电阻率。
一旦TiSi2形成并稳定下来，就可以在一定的高温下使用鉴于TiSi2在>900℃时不稳定，Silicide生成后的所有工艺温度都不要超过900℃。
VLSI中的难熔金属互连
随着VLSI的特征
尺寸缩小到不足1um，
芯片面积增大到
1.0cm ，Polycide的薄
层电阻(1.5Ω/ )依然
是VLSI电路的一个制
约因素。这种情况下，
低电阻的互连方式就显得非常重要了。尽管铝的金属化已经在VLSI中广泛地应用，但由于不能耐受高温而受到一些限制，使其不能在自对准MOS工艺中应用，而难熔金属就不存在这个问题。在VLSI互连中已经开始考虑使用这些材料，许多文章都有论述。结果就是许多人将努力的方向对准了CVD工艺中有关W薄膜的淀积技术。在选择性淀积和地毯式淀积中，CVD－W膜的淀积都有成功的研究，已经在低电阻栅互
连，欧姆接触平坦化通孔及
接触阻挡材料等方面有了应
用。本节只讨论CVD－W膜的
形成及其性质。应当指出的
是，有许多的与其它难熔金
属制备和性质有关的资料，
尽管本书没有涉及，读者完2
全可以自行了解Ta，Ti，Mo的制备和性质。各种典型难熔金属的电阻率一般比其对应的Silicide要低，表5比较了一些难熔金属及其硅化物的性质。
CVD－W的低电阻率，低应力，优良的台阶覆盖性及与Si匹配较好的热传导系数使它看来是互连应用中最佳的选择之一。W的电迁移特性也较好，与硅的接触电阻较低，没有化学配比的问题(而这是经常困扰Silicide的问题)，另外，W还能有选择地淀积。W的不利因素有：
a、与氧化物及氮化硅联户性差
b、温度高于400℃时会在W表面上形成氧化物
c、在温度高于600℃时才形成Silicide
淀积CVD－W
CVD－W的生成一般是在热壁低压系统或冷壁低温系统中进行的。WF 6是较好的钨气源，因为它能被氢和Si反应掉，反应式如下：
2WF 6(气)＋3Si（固）→2W+3SiF4 （8）
WF 6(气)+3H2(气) →W＋6HF （9）
在氢还原反应中，应利用其它气源如WF6，其它难熔金属的还原反应都是在氢和金属各自的氯化物之
间进行的。
降氢反应可以产生发挥
性淀积的W，然而，反应需要
好的成核的表面，Si，金属，
Silicide表面都能满足，而
SiO 2，Si 3N 4却不行(尤其在低温
的情况)。在Si表面，淀积是
从Si的还原开始的，
但反应之后，SiO2造
成自限效应，H2还原
开始进行。开始淀积
时的输送气体是Ar，
在Si还原WF6之后，H2
加入主气体，Ar气停
止供应。
BroadHentandRamiler研究了H2和WF6反应淀积的动力学。他们的研究所跨温度范围从250℃∼500℃，压力范围是0.1∼5torr。
图16显示了W在各种温度下的淀积速率的Arrhennis曲线，所有温度下的激活能都按0.71eV计算。气压淀积速率的关系如图17所示，两者关系可以写作R∝P 。生长速率也与H2部分的压强有关，写作R∝PH 2，而WF6部分的压强却与生长速率无关。这暗示着表面吸收的分解氢是限制反应速率的机制，0.7eV的激活能。对于H2在W表面扩散的0.69eV一致性很好。
硅与WF6的反应可用来产生选择性淀积的W。反应式9是一种自限反应。一
旦W淀积好，就会成为Si和WF6之间的扩散阻挡层。最近200℃∼400℃之间的研究表明，淀积过程刚开始时速率较快>1000Å/cm，当膜厚达到100∼150 Å时基本上就停止了。这些膜的表面度量和薄层电阻都很好。当淀积2个W原子，就消耗3个Si原子。以Si3F 4的形式挥发出来。研究表明典型情况下，淀积100∼150Å
的W会消耗150∼200Å的Si，反应中，SiO2上没有淀积。
W的选择性淀积
使用两层工艺可以进行W的选择性淀积。第一层包括Si的还原，形成100Å的W，第二步，使用氢气还原。
但仅在W已淀积到金属W层上的情况下才能进行，1/21/2
这一步的淀积速率是80Å/min。H2还原法有可能遇到的各种情况，文献中都有记载，他们包括：
a)低温淀积b)WF6的低的总压/分压；c)淀积腔中硅片的数量减少(在用完前使用样品的硅片)；d)减少硅片上的选择性淀积区；e)短的淀积时间；f)硅片清洁；g)使用无损伤的SiO2(即没有因干法刻蚀或离子注入产生的损伤)。
据信，较合适的条件是：a)T：100℃b)P总＝0.25torrc)H2气流75a/min。
用WF6气流10cc/min，这样局部淀积了1000Å厚的W膜。另外有研究表明选择性生长的膜厚可达3000Å
Blewer和Weus报告说
300℃，0.75torr，H2/WF6
＝220的条件下可生长出
7000Å。可以看出：用大
于报告中的高压，大H2流
可能产生与Ref.38相反
的结果。
VLSI接触中的CVDW的性质
图18所示的是CVDW
层的电阻率作为膜厚度
的下降而增大。这可能
是由于晶粒尺寸在较薄
的膜中下降了，气态杂
质掺入也将使电阻率上
升。CVD-W(400Å厚)与
n+Si和p+Si的接触电阻做为表面掺杂的函数已经计算出，图19所示。据报道
说450℃时可作为Si扩展的良好阻挡层，由于150Å的Si和自然氧化层一起在刚开始时就被刻蚀掉了，所以
接触层非常干净。n型Si上
的局部W层形成了肖特基阻
挡层，其势垒高度为
0.62eV，理想因子为1.02。
两个与氧化层上选择
性淀积W有关的问题是：a)
侵蚀，b)隧道效应。图21给出这些效应的示意图。关于模的侵蚀时的温度效应和WF6的分压已经有了研究，说明在低于300℃，低的WF6分压时，侵蚀效应
可以忽略关于Si上局
部W淀积的面间结构
也有研究。据报道W
膜本身由两层构成。
由一层界面氧化层隔
开。第一层是由于Si
还原形成的，而第二
层是由于H2还原形成的，在W/Si界面的性能中表面预处理等有重要作用;薄而均匀的氧化层或根本不氧化产生了光滑的界面而且Si的消耗最小。不均匀的氧化导致了不规则的界面和隧道，它深入Si村底达1mm甚至更多。有一种模型认为隧道的产生是由于刻蚀时F被W颗粒俘获造成的。但没有得到令人信服的证实。
未来的趋势
到1986为止，许多关于使用局部/全部的W层的问题已经解决。但也有些问题有待进一步改善，概括这些现象和步骤，有a)适于接触保护和通孔填充的局部CVD关于的说明b)W与下层村底膜间的粘附性c)侵蚀的原因已经说明，而且阻止其发生的措施已经有开发d)接触窗口的淀积面积缩小到0.5µme)Al 和TaSi的选择性做得较好。仍然有待解决的问题包括1)隧道的消降尚无办法
2)还不能完全控制局部CVD的过程温度超过600℃后3)会有不需要的Sicilide产生4)对小接触孔的预先控制还没有解决。
第十一章
VLSI中的难熔金属及其硅化物
随着VLSI的特征尺寸向1um乃至更小发展，降低与互连有关的电阻、电容的必要性日益突出，对MOS器件尤其如此，由于RC所引起的延迟甚至可以超过门延迟，互连布线的RC越大，电路的工作速度就越有限。这一点可由下面的简化公式看出：
RC＝RS L εOX /XOX （1）
其中，RS 是连线处的薄层电阻(RS ＝ρ/Xint )，l是互连线的长度，Xint 是互
连的厚度。XOX 是金属布线下氧化层的厚度，εOX 是SiO2的介电常数。由于Xint 和X OX 的减小，RC仅依赖于L，而不是连线的宽度W，然而这只是一个简单的模型，
对于W小于3um的线条来说是不精确的。因为电容的边缘效应这时变得很明显了。既然RS 随着线条尺寸的缩小而缩小，RC的积也将减小。图1所示的是对于
多晶硅，TaSi2和Al，1cm布线的RC时间常数作为设计规则函数的曲线。对应的是每一级MOS器件的门延迟时间。对于小的特征尺寸，互连延迟会占主要部分。多少取决于电路中互连线的最大长度。总而言之，要想制造出高密度，高性能的电路，降低互连的电
阻率是关键。
有很多有潜力的途
径可将互连的电阻率降
至15∼30Ω/cm以下。铝可
以用来代替多晶硅，但由
于其低熔点和共熔温度，
后继工序将不得不将工2
作温度限制在500℃以下。而很多POST－GATE需要>500℃的高温。铝就不适合做替代物了。
多晶硅也可
以被难熔金属及难
熔金属硅化物和多
层金属结构代替。
即一层低电阻材料
淀积在一层多晶硅
材料上，这种结构叫做Polycide。图2a是一种Polycide的结构图。难熔金属有很高的熔点，但是它的氧化物质量很差。有时还有挥发性。另外，由于难熔金属产生的杂质的影响，MOS晶体管的阈值电压很难保持一致。Silicide作为栅/互连层时，会遇到一些问题，与使用难熔金属时相似。于是Polycide结构便在栅/互连层中占了主导地位。用这种方法多晶硅的功函数已知而且Poly/Si的界面态稳定，这些优点都保持了下来。因为Poly仍然在栅极上面并提供氧化反应所需的硅。这就使得随后的多晶硅和金属层的隔离氧化层能做在Silicide之上。
关于Silicide的性质和制备，特别是使用Polycide结构的研究结果已经有大量的报道。而且在Mararka的书中有详尽的介绍。本章的重点是对难熔金属及其Silicide在VLSI中的应用做一简要描述，包括mararka的书发表之后的一些研究结果。
第一节 VLSI中可能应用的Silicide结构
为了在VLSI中有效地利用难熔金属硅化物(单独或在Polycide中)，对材料有很严格的要求。表1中列出了一些重要的项目。
有很多
难熔金属硅化
物能满足所有
或大部分的要
求。难熔金属
硅化物可以耐
受比铝高得多的温度而且与硅的共熔温度远远超过1300℃。但是，Pd2Si和PtSi，NiSi2的共熔温度分别是720℃，830℃，966℃。工艺中使用的温度都接
近这个温度，因此，这三种Silicide都不符合要求。
电阻率
对Silicide
是一个关键
的参数。表2
所引的是一
些常用Silicidede电阻率(针对特定的退火温度和时间)。电阻率的值和许多因素有关，包括形成方式，烧结时间和温度，组分配比和化学纯度。表2清楚地指出了材料间由于
形成方式不同而造成
的差异。值得一提的
是，低电阻率的一些
Silicide(∼13µΩ/cm)
都是由TiSi2用冶金法
直接形成的。图3标出
了MoSi，TaSi及TiSi的电阻率与
退火温度的关系。TiSi在800℃
时电阻率最小，而MoSi则要求
900℃以上。图4显示了退火温度
对不同Silicide的薄层电阻的
影响。一般情况下，退火30分钟
就可以达到平衡，使用快速热退
火(RTA)可使形成Wsi的反应时
间少于60秒(1200℃)。
关于电阻率与化学配比的
关系可以用几个例子来说明。
CVD形成的Wsi电阻率如图5所示，其中X的值从2.2∼2.6不等。膜的电阻率随着硅含量的增加而上升。图6显示的是共溅形成的TiSi膜的电阻率作为Si/Ti比值的函数在烧结前后的情况(900℃/30min)。可以看出，未烧结的材料其电阻率随着硅含量的增
加而上升，对于烧
结后形成的膜，电
阻率在Si/Ti=3(原
子数目比)时最小。
而且仅当Si/Ti>2
时才有TiSi2产生。
电阻率在
Si/Ti=5/2之前是
随着比值的增加而下降，而后，随着硅含量的增加而上升(确切的组分由RBS检出)
Silicide的形成
Silicide可以用三种技术
形成，每一种都要在淀积后进行
热处理。
(1)在SI上淀积纯金属(单
晶或多晶)
(2)同时蒸发硅和难熔金属
(3)通过混合靶或共溅技术
来溅射淀积Silicide
表3列出了三种技术各自的优缺点;
•直接冶金反应;
当一层难熔金
属膜直接淀积在硅
表面，而且硅片将
在今后的工序中被
加热，金属和硅材
料将反应生成
Silicide。这样做
的好处子一是电阻
率较其它方法低。
有关硅和金属膜形成过程中各组分的反应和动力学过程已有很多报道。各种专门技术包括RBS，XES，XPS，SIMS和电子测量被用于检测反应过程中各组分的情况。有关分析
技术的详细说明见
第17章。
淀积在硅上的
金属在相对低的温
度退火时，首先形
成的是富含金属的
Silicide到金属被
消耗完，随后开始
生长富含硅的部
分。图8显示了温度
对Ti/Si和Ti/Si2的
影响。温度超过600
℃时，没有TiSi存
在的迹象而TiSi2开
始生长。在700℃，
TiSi 2的生长达到顶
峰。超过800℃后，
化合物的成分就不稳定了，多晶硅的消耗不再增加待到全部转换成TiSi2才稳定下来。700℃时，需要60分钟来完成反应，而500℃时，既使过10小时也检
测不到Silicide的存在迹象。
PtSi在350℃时有反应，RBS的分析表明，样品经过20分钟的烧结后已经转化成Pt2Si以及少量的PtSi。经过60分钟烧结后，有65%的Pt2Si转化成PtSi。
Cannili分析了Pt的Silicide与时间的关系，发现Silicide层的厚度可由下式给出:
X Pt 2Si=D1t （2）
X PtSi=D2(t-t0) （3）
其中，D1和D2分别是Pt2Si和PtSi的界面扩散系数，t0是PtSi开始形成的时间，D1和D2与温度倒数的关系与Arrhenius曲线类似。PtSi和Pt2Si形成时分
别放出1.3eV和1.5eV的能量。
很多Silicide形成是与时间是平方的关系，说明这是一个有限扩散的过程。另一些Silicide形成时与时间是线性关系，说明是表面反应速率控制过程。界面的清洁程度不同造成了对反应数据诠释的困难，因为界面的沾污会影响反应的开始。
使用直接反应法会消耗一定量的硅。例如，在形成WSi2时，每形成1Å的W
层会消耗2.53Å的硅，然后形成2.58Å的WSi2，因此使用这项技术时必须注意保证硅的充足。
•共蒸技术
共蒸是在高真空下同时淀积金属和硅，可以用电子束，射频激光，电阻加热使金属和硅气化。由于难熔金属(Ti，Ta，Mo，W)的熔点（1670℃to2996℃）很高，硅的蒸汽压又比较低。电子束蒸发就成了当然之选(见第10章)。一般的做法是:两套电子枪各种有分离的电源，蒸发速率作为金属电子枪和硅电子枪的函数被小心地决定，然后加一个合适的功率，产生一定比例的金属/硅蒸汽。电子束蒸发所造成的X射线损伤在高温退火的时候会消除。另外，蒸发过程中，栅氧都被多晶硅保护起来不至受辐射损伤。蒸发时的压力，蒸发22
速率，材料的纯度和真空管中的残气对于保证淀积膜性质的重复性都是关键的。淀积时，电阻率和厚度要监控好，金属与硅的比例可用第17章中的分析技术检测出来。
蒸发难熔金属的高温给真空系统提出了很高的要求，也使由于漏气造成沾污的可能性增加了。例如，为了获得10torr的蒸汽压，Ti，Mo，Ta，W必须分别被加热到1700℃，2500℃，3100℃，3200℃，这样看来，仅有TiSi2有可能在大生产环境下令人满意地进行淀积。
•溅射淀积-----共溅和混合靶溅射
溅射是形成Silicide的好办法，无论是射频还是磁控溅射。(见Chap10)。共蒸时必须很小心的设置金属和硅的蒸发速率。可在旧式溅射系统中从两套"S"型电子枪对硅片进行溅射，工艺过程中必须保证电子枪的稳定性。近来出现的多通溅射系统由双靶溅射也能得到满意的金属/硅比例，形成层状结构。烧结后，金属和硅完全反应，形成Silicide。如第十章所述溅射系统的最低压强应该低于10-6torr，以使淀积时残气的掺入最小。在新的溅射系统中，靶与衬底间的距离更短，使淀积速率得以提高，从而减少了淀积时间。，使得残气的掺杂浓度降低。共溅膜的台阶覆盖也优于共蒸膜，而且可以通过给衬底加直流偏压得到进一步改善。但偏压也会使硅表明的纹理结构发生变化(更粗糙)，且增加了残气的掺入及表面应力。
混合靶溅射(MSiX )看来在混合控制和所要求的化学配比方面是理想的。然而淀积Silicide所用的混合靶，通常是由粉末冶金技术制造的。它使用金属和硅的混合颗粒。这些颗粒被压实。在高温高压下烧结，达到其理论密度的70%-80%。这种制造过程会对靶产生钠沾污。工艺改进之后，靶的沾污水平已经降低。Silicide膜的电阻率可以与共蒸发得到的相比拟。一般来说，各种不同M/Si的比例的靶都应有备以使淀积膜得到最优的化学配比。应该时刻-2
注意保持金属和硅的
溅射产出一致，否则组
分会经常变化，参考10
比较了共溅和成状溅
射淀积的Silicide的
性质。认为两种方式都
能生产出性质优良化
学气相淀积制造Silicide。
CVD在制造Silicide方面较其它方式有许多优点。包括改善台阶覆盖。高纯薄膜(低氧含量)。高的产额，为了使用CVD技术，金属中必须有可挥发的组分。在制造CVDWSi和TiSi的反应如下。(高温下进行)。
WF 6↑+2SiH4↑ → WSi↓+6HF↑+H2↑ （4）
TiCl 4↑+2SiH4↑ → TiSi2↓+4HCl+2H2↑ （5）
WF 6是腐蚀性气体，有相对高的密度和室温下中等的蒸汽压。TiCl4是腐
蚀性液体。300°K时的蒸汽压是11torr。
有一种商品化的冷壁系统成功地应用于Wsi的淀积，如图9所示。
Substantialdate。图10显示
了淀积温度对生长速率和电
阻率的影响。生长速率对温
度相对不太敏感而电阻率则
显示出实验范围或3次方增
长，电阻率的增长归结于化
合物中Si含量的上升，图11
显示了WF6气溶对薄膜生长速率和化学配比的影响。生长速率随着WF6气流线性增长，而Si的浓度则从x=2.6降至X=2.2。淀积时的电阻率是1000-900µΩ/cm。退火后降到30-80µΩ/cm。在实验范围内(决定于时间和温度)。MOS polyside电容由2500Å WSi/500Åpoly
/1000ÅSiO 2/Si构成其固定
电荷Qf 约为5×10/cm。能带
中fast界面陷阱密度是
3×10cm eV ，这些可以同那
些多晶硅栅技术得到的参数
相比拟，其它的WSiCVD淀积系统也在发展之中，包括单一硅片，等离子增强淀积系统(见第6章)。
Silicide的应力
在Silicide的形成过程中会有体积的收缩，导致膜上有很大的应力。这会在随后的工艺过程中造成剥离和其它问题。因此，Silicide的应力值是一个重要的参数。冶金法和共溅形成的TaSi2，，MoSi，TiSi，NiSi，PtSi膜都要测试应力。
图12显示了
室温下应力值作
为烧结温度函数
的曲线，这些膜的
应力在低温烧结
后会变成收缩应10-2-1112
力，可能是因为硅或氧分子扩散进金属的缘故。高温时，应力变成张应力，且与温度无关。共溅时，当Si/M的比例≥2时应力最小。共溅成膜的应力对溅射气体中氧气的沾污及溅射压力都很敏感。
应力会使膜和衬底之间的热膨胀系数及内在产生差异，用直接反应法生成的Silicide膜q其体积会缩小收缩量的测量可以通过比较淀积和烧结前后的膜厚来得到。体积的改变由下式计算:
∆V(%)={[(xVM +yVSi )-V (MxSiy)]/(xVM +yVSi )}×100%
其中，VM ；VSI ；V(MxSiy)是金属；硅；Silicide的体积，X；Y是Silicide中
金属和硅的原子数。体积的变化从PtSi的15%到PtSi2的31%。这样大的体积变化会导致较大的张力。25%的体积收缩相应于0.63的横向收缩。设弹性模量E为1×10dyn/cm，应力δ＝ε•Ε，可计算出为6.3×10dyz/cm，是这些材料平时应力的1.5倍。而烧结后的共淀积膜的收缩就小得多，其应力与直接反应法制备的相近。可以相信的是，室温下应力不是由收缩效应引起的。而且，高温制备时膜的应力就被释放出来了。另一方面，Retajczxy和Smha认为，应力主要是因为热膨胀差异引起，并计算出TiSi2膜在1000℃时应力值1×10dyn/cm，与测量值符合较好。
Silicide的氧化
在VLSI工艺过程中，经常要在Polycide结构的顶部制造绝缘层，使其与随后工艺中淀积的薄膜隔离。可以用气相淀积的SiO2和Si3N 4做绝缘层，但一般来说热生成的SiO2性质更好一些。于是就希望Polycide中的Silicide能够很容
易被氧化，氧化层必须稳定且电学和物理性质能满足要求。
多晶硅和单晶硅上的所有的金属Silicide是在氧化氛围中加热形成SiO 2，Silicide膜一般是不变的，Bartur和Nicolet从公开发表的文献上搜集102122112
了不同的Silicide氧化动力学的数据，见表4。Silicide的的氧化过程可分为4个过程:
1、氧化剂通过SiO2层扩散
2、在Siolicide上与氧化层反应
3、将硅原子输送到相应界面处Silicide的金属原子处
4、在Poly/Silicide界面出反应从Poloycide衬底释放Si
将氧化剂透过氧化层输运是扩散控制，Bartur和Nicolet已经画出湿氧和干氧氧化的抛物线速率常数（单晶，多晶和其它Silicide)。他们认为透过氧化层的氧化过程与所有其它Si基本相同。也就是说SiO2的物理性质与它是从Si还是Silicide上生长出来没有关系。Silicide和氧化层界面的反应比较复杂，但是可以用一个简单的热力学理论来预测氧化剂的情况。将界面处的化学反应概括起来假设氧化剂有限，硅的供应无限，有下式成立：
(y/x+1/2)Si+My O ⇔(y/x)Mx Si y +(1/2)SiO2
其中，Mx Si是产生的Silicide(例如对WSi2有X＝1/2)，My O是产生的金属
氧化物。对反应时放热的计算表明除了Zr和Hf，所有转换成金属Silicidede的反应都将产生SiO2。另外，Ti，Ta也处于产生氧化物的临界状态。仅在温度
>900℃的时候才有TiSi2产生利用热力学可以很好地预测生成哪一种氧化物。
SiO 2/Silicide界面处的反应速率是影响线性速率常数B/A的因素与
Silicide中的金属相关的硅的输运也会影响B/A。Bartur和Nicolet讨论了许多有关保持Silicide性质的情况，他们的结论是：当金属做为输运物质时，氧化反应中会有解离发生。
氧化过程中，Si/Silicide界面处的反应本质上和Silcide形成时的相近，Silicide形成时是扩散控制高温时Si的消耗与低温时Silicide形成时大
致一样。Si/Silcide界面从处的反应低温时相对较快高温时更快一些。这个反应不影响氧化速率。
结论是不同的B/A导致了不同的Siilcide氧化速率，金属作为输运物质的Silicide其氧化速率较硅有所增长，而且是抛物线性的增长。硅作为输运物质的Silicide一般在高温是形成，有限的硅扩散防碍了氧化，降低了B/A的影响。SiO2之上的Silicide氧化是通过Silicide分解成SiO2和金属硅化物进行
的。
Hsith和Nesbit最近的研究表明，在WSi2/PolySid的氧化反应中Poly有空
位存在，空位的范围从几百A到1um不等。它们的生长趋势是在界面处核化并进入Poly层。这些空位的来源是Poly的氧化。它们阻止了Si从Poly中向Siliicde表面扩散。氧化层针孔处的局部扩散导致了针孔下硅的耗尽。
TaSi 2，WSi2，NiSi2MoSi 2在Siliicde/Polycide结构上氧化层的电击穿强
度已经测量出来，范围在2∼5×10v/cm左右，与氧化后的Poly相近。
工艺集成
MOS工艺中Poly一般是在栅氧形成之后再生长的，虽然Polycide是一种降低互连电阻的好办法但较传统的硅栅工艺也增加了步骤。当然，与原有工艺的兼容必须保持。这一节，我们将讨论Silicide中一些影响原有工艺的因素。
首先，为了生长出Silicide并使其有一定的形状，能进行氧化反应。就要增加一些工艺流程。其次，Polycide应与其它工艺兼容，包括：
(a)源－漏离子注入及退火
(b)包括CVD电介质在内的回流工艺
(c)合金，钝化，Bonding，封装
由于Siliicde氧化的内容前面已经讨论过，本章将讨论其余内容。 6
Polycide图案生成包括很多技术，取决于图案的构成。如果先在下多晶上刻图形(如干法刻蚀)，再淀积金属，然后利用金属冶金反应生成Silicide。因为没有淀积在Poly上的金属不发生反应，可以随后有选择地去除，这是一种产生TiSi/Poly-si的办法。另一种方法是在未刻蚀的Poly上形成Silicide，再用干法刻蚀做图形，第16章中我们将具体讨论这种方法。
源－漏注入后的退火，推深，Polycode的氧化，磷硅玻璃回流等工艺步骤中，会有一些与Post-Polycidie有关的高温步骤。¬在这过程中，Polycide不能有性质的改变，也就是说，必须保持以下这些特性：
a、 Silicide的化学性质稳定
b、 Poly-Si/Silicide的界面不能移动，而且Poly-Si的厚度不变(氧化反应除外)
c、 Silicide不能与淀积的玻璃反应
d、 Silicide膜的应力要适当
e、 Silicide电阻率不能降低
有报道称，MoSi2，WSi2TaSi 2和TiSi2等Polycide可以满足上述兼容要求。 由于Silicide氧化是靠下层多晶的硅扩散进行的，Silicide下面一应该有足够的硅为SiO2d的形成供应硅。同时保持下层Poly的充足。
VLSI制造的最后一步是淀积一层或多层的铝。芯片要钝化，键合，封装。其中，金属退火，芯片键合，封装的温度在350℃∼500℃范围内，既然铝要和Silicide作接触就必须使Al/silicide界面在此温度下保持稳定。幸运的是，铝和难熔金属硅化物的最低反应温度也比一般的合金，组装的温度要高。如WSi 2(500℃)，TaSi2(550℃)，MoSi2(500℃)，TiSi2(450℃∼600℃)。但需要指
出的是，在这样的温度下金属形成的硅化物中的自由Si会钻入铝中，影响
Silicide/Si接触的电学性质和稳定性。因此，可以用一层很薄的扩散阻挡层来阻止反应。
自对准Silicide技术－－－Salicide
由于VLSI的接触尺寸缩小，接触电阻上升，而源－漏浅结的薄层电阻率也上升。为了降低电阻率的值，同时降低互连Poly线的电阻，产生了Salicide技术。即金属淀积在MOS结构上，和暴露的源－漏区的硅及栅上暴露的Poly-Si反应，形成Silicidie，侧墙结构用来防止栅极和源－漏区电接触。
Silicide形成
之后，就可以选择
性刻蚀去除没有反
应的金属而不损伤
Silicide。
图13给出了
形成Salicicde的
关键步骤和最终结构。Si和Siliicde之间的接触电阻大大降低了。因为尽管接触结构是传统的，但接触面积却有所增加(Silicide的接触电阻比金属/Al的接触电阻低〕在源－－漏注入和退火之后也能形成Salicide结构，但这样就必须在氧化和回流工艺中经受高温。
在Saliicde中最多使用的Siliicide是TiSi2(尽管PtSi和MoSi也可以使用)，TiSi 2之所以有如此大的吸引力是因为它的电阻率在难熔金属硅化物中间
最低，而且其自然氧化层厚度较低。Ti也是目前所知唯一能通过热氧化在Poly和单晶上形成稳定Silicide的难熔金属。当然，它也有如下一些不利因素：
1、Silicide形成时Ti会与SiO2侧墙反应
2、TiSi2不如MoSi2和WSi2
稳定
3、Ti膜很容易氧化。
因此，形成Silicide的反应必须是在无氧的气氛中进行
Salici
de结构中，
扩散区和多
晶硅上都有
Silicide，
由氧化物将
这两个区隔开2000Å∼3000Å。任何横向生长的Silicide都可以很容易地将其连通，造成栅和源－漏区的短路，即Bridging效应。有人观察到如果TiSi2是在惰性气体中用传统的炉式退火生成的，会很快形成横向Silicide。例如，在N 2中退火时，Ti吸收了很多的N2(>20at%)，同时与氮气反应在Ti表面生成Si3N 4部分。一旦Ti与N2反应，横向Silicide的反应就基本被抑制住了。因此，在纯N2中退火(氧气和水分含量少于10ppm)或在90%N2+10%H2的反应气体中可以产
生没有Bridging效应的TiSi2。
在TiSi2de形成过程中，Ti和氧化物间隔会发生反应，此反应的任何残余
物都将使氧化层质量下降而损坏器件的性能或形成Bridging效应。为了避免此类情况，有人建议在
实践中，建议使用两步生成法；第一步，温度控制在650℃，用去离子水，H2O 2和NH4OH(5:1:1)进行选择性刻蚀，去除没反应的金属Ti，第二步，在800℃左
右，降低TiSi2的薄层电阻并使其性质稳定下来。
快速热处理工艺也会影响Silicide的形成，Wanglien报道说；600∼800℃是在氩气中可用RTP方法形成TiSi2，选择性去除未反应的Ti之后，在氩气中1000℃温度下30秒的退火可降低TiSi2
的电阻率。
一旦TiSi2形成并稳定下来，就可以在一定的高温下使用鉴于TiSi2在>900℃时不稳定，Silicide生成后的所有工艺温度都不要超过900℃。
VLSI中的难熔金属互连
随着VLSI的特征
尺寸缩小到不足1um，
芯片面积增大到
1.0cm ，Polycide的薄
层电阻(1.5Ω/ )依然
是VLSI电路的一个制
约因素。这种情况下，
低电阻的互连方式就显得非常重要了。尽管铝的金属化已经在VLSI中广泛地应用，但由于不能耐受高温而受到一些限制，使其不能在自对准MOS工艺中应用，而难熔金属就不存在这个问题。在VLSI互连中已经开始考虑使用这些材料，许多文章都有论述。结果就是许多人将努力的方向对准了CVD工艺中有关W薄膜的淀积技术。在选择性淀积和地毯式淀积中，CVD－W膜的淀积都有成功的研究，已经在低电阻栅互
连，欧姆接触平坦化通孔及
接触阻挡材料等方面有了应
用。本节只讨论CVD－W膜的
形成及其性质。应当指出的
是，有许多的与其它难熔金
属制备和性质有关的资料，
尽管本书没有涉及，读者完2
全可以自行了解Ta，Ti，Mo的制备和性质。各种典型难熔金属的电阻率一般比其对应的Silicide要低，表5比较了一些难熔金属及其硅化物的性质。
CVD－W的低电阻率，低应力，优良的台阶覆盖性及与Si匹配较好的热传导系数使它看来是互连应用中最佳的选择之一。W的电迁移特性也较好，与硅的接触电阻较低，没有化学配比的问题(而这是经常困扰Silicide的问题)，另外，W还能有选择地淀积。W的不利因素有：
a、与氧化物及氮化硅联户性差
b、温度高于400℃时会在W表面上形成氧化物
c、在温度高于600℃时才形成Silicide
淀积CVD－W
CVD－W的生成一般是在热壁低压系统或冷壁低温系统中进行的。WF 6是较好的钨气源，因为它能被氢和Si反应掉，反应式如下：
2WF 6(气)＋3Si（固）→2W+3SiF4 （8）
WF 6(气)+3H2(气) →W＋6HF （9）
在氢还原反应中，应利用其它气源如WF6，其它难熔金属的还原反应都是在氢和金属各自的氯化物之
间进行的。
降氢反应可以产生发挥
性淀积的W，然而，反应需要
好的成核的表面，Si，金属，
Silicide表面都能满足，而
SiO 2，Si 3N 4却不行(尤其在低温
的情况)。在Si表面，淀积是
从Si的还原开始的，
但反应之后，SiO2造
成自限效应，H2还原
开始进行。开始淀积
时的输送气体是Ar，
在Si还原WF6之后，H2
加入主气体，Ar气停
止供应。
BroadHentandRamiler研究了H2和WF6反应淀积的动力学。他们的研究所跨温度范围从250℃∼500℃，压力范围是0.1∼5torr。
图16显示了W在各种温度下的淀积速率的Arrhennis曲线，所有温度下的激活能都按0.71eV计算。气压淀积速率的关系如图17所示，两者关系可以写作R∝P 。生长速率也与H2部分的压强有关，写作R∝PH 2，而WF6部分的压强却与生长速率无关。这暗示着表面吸收的分解氢是限制反应速率的机制，0.7eV的激活能。对于H2在W表面扩散的0.69eV一致性很好。
硅与WF6的反应可用来产生选择性淀积的W。反应式9是一种自限反应。一
旦W淀积好，就会成为Si和WF6之间的扩散阻挡层。最近200℃∼400℃之间的研究表明，淀积过程刚开始时速率较快>1000Å/cm，当膜厚达到100∼150 Å时基本上就停止了。这些膜的表面度量和薄层电阻都很好。当淀积2个W原子，就消耗3个Si原子。以Si3F 4的形式挥发出来。研究表明典型情况下，淀积100∼150Å
的W会消耗150∼200Å的Si，反应中，SiO2上没有淀积。
W的选择性淀积
使用两层工艺可以进行W的选择性淀积。第一层包括Si的还原，形成100Å的W，第二步，使用氢气还原。
但仅在W已淀积到金属W层上的情况下才能进行，1/21/2
这一步的淀积速率是80Å/min。H2还原法有可能遇到的各种情况，文献中都有记载，他们包括：
a)低温淀积b)WF6的低的总压/分压；c)淀积腔中硅片的数量减少(在用完前使用样品的硅片)；d)减少硅片上的选择性淀积区；e)短的淀积时间；f)硅片清洁；g)使用无损伤的SiO2(即没有因干法刻蚀或离子注入产生的损伤)。
据信，较合适的条件是：a)T：100℃b)P总＝0.25torrc)H2气流75a/min。
用WF6气流10cc/min，这样局部淀积了1000Å厚的W膜。另外有研究表明选择性生长的膜厚可达3000Å
Blewer和Weus报告说
300℃，0.75torr，H2/WF6
＝220的条件下可生长出
7000Å。可以看出：用大
于报告中的高压，大H2流
可能产生与Ref.38相反
的结果。
VLSI接触中的CVDW的性质
图18所示的是CVDW
层的电阻率作为膜厚度
的下降而增大。这可能
是由于晶粒尺寸在较薄
的膜中下降了，气态杂
质掺入也将使电阻率上
升。CVD-W(400Å厚)与
n+Si和p+Si的接触电阻做为表面掺杂的函数已经计算出，图19所示。据报道
说450℃时可作为Si扩展的良好阻挡层，由于150Å的Si和自然氧化层一起在刚开始时就被刻蚀掉了，所以
接触层非常干净。n型Si上
的局部W层形成了肖特基阻
挡层，其势垒高度为
0.62eV，理想因子为1.02。
两个与氧化层上选择
性淀积W有关的问题是：a)
侵蚀，b)隧道效应。图21给出这些效应的示意图。关于模的侵蚀时的温度效应和WF6的分压已经有了研究，说明在低于300℃，低的WF6分压时，侵蚀效应
可以忽略关于Si上局
部W淀积的面间结构
也有研究。据报道W
膜本身由两层构成。
由一层界面氧化层隔
开。第一层是由于Si
还原形成的，而第二
层是由于H2还原形成的，在W/Si界面的性能中表面预处理等有重要作用;薄而均匀的氧化层或根本不氧化产生了光滑的界面而且Si的消耗最小。不均匀的氧化导致了不规则的界面和隧道，它深入Si村底达1mm甚至更多。有一种模型认为隧道的产生是由于刻蚀时F被W颗粒俘获造成的。但没有得到令人信服的证实。
未来的趋势
到1986为止，许多关于使用局部/全部的W层的问题已经解决。但也有些问题有待进一步改善，概括这些现象和步骤，有a)适于接触保护和通孔填充的局部CVD关于的说明b)W与下层村底膜间的粘附性c)侵蚀的原因已经说明，而且阻止其发生的措施已经有开发d)接触窗口的淀积面积缩小到0.5µme)Al 和TaSi的选择性做得较好。仍然有待解决的问题包括1)隧道的消降尚无办法
2)还不能完全控制局部CVD的过程温度超过600℃后3)会有不需要的Sicilide产生4)对小接触孔的预先控制还没有解决。