60进制计数器设计

《数字电子技术基础》

课程设计任务书

专 业: 16电气工程及其自动化 班 级: 专升本二班 学 号: 160732060 姓 名: 王冬 指导教师: 耿素军

二零一六年十二月二十七日

目录

1、计数器的概述···························································3 2、六十进制计数器····························································4 2.1设计要求··········································4 2.2设计方案框架图···········································4 3、六十进制计数器设计描述···········································5 3.1设计的思路···········································5 3.2设计的实现···········································7

4、六十进制计数器的仿真设计与仿真的结果······················10 4.1基本电路分析仿真设计··········································11 4.2 计数器电路的仿真的结果·····································12 5、心得体会·········································13 6、参考文献······························13

1、计数器概述

计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS 触发器、T 触发器、D 触发器及JK 触发器等。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器中对脉冲的计数等等。

在数字电子技术中应用的最多的时序逻辑电路。计数器不仅能用于对时钟脉冲计数,还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。但是并无法显示计算结果,一般都是要通过外接LCD 或LED 屏才能显示。 计数器的种类

1. 按照计数器中的触发器是否同时翻转分类,可将计数器分为同步计数器和异步计数器两种。 2. 按照计数过程中数字增减分类,又可将计数器分为加法计数器、减法计数器和可逆计数器,随时钟信号不断增加的为加法计数器,不断减少的为减法计数器,可增可减的叫做可逆计数器。

2、六十进制计数器 2.1设计要求

1) 频率为1HZ (相当于1秒钟计数一次) 2)在计数到60次时,以一种方式提示 3)有复位,暂停等功能

4)画出并实现自己设计的电路或仿真电路 5)写出设计报告。

(1)每隔99s ,计数器增1;能以数字形式显示时间。

(2)当定时器递增到59时,定时器会自动返回到00显示,然后继 计数过程中,X1即发光灯会显示进位信号。

(3)本设计主要芯片是两个74LS162同步十进制计数器,并且由

100HZ ,5V 电源供给。

续计时。整个

2.2方案框架图

使用1HZ 时钟信号作为计数器的时钟脉冲。根据设计基理可知,计数器初值为00,按递增方式计数,增到59时,再自动返回到00。此电路可以作为简易数字时钟的分钟显示。下图为60进制计数器的总体框图。

⑴六十进制计数器(个位)电路

本电路采用74LS162作为十进制计数器,它是一个具有同步清零、同步置数、可以保持状态不变的十进制上升沿计数器。功能表如下

连接方式如图1 :

⑵六十进制计数器(十位)电路 连接方法如图2 :

右图符号代表是。

图2.

⑶ 时钟脉冲电路(右上图)

⑷置数电路 (左下图

⑸译码显示电路 如下图所示:

3.2设计的实现 ⑴绘制原理图

⑵ 选定器件列表

①与非门:74LS20D 两个4输入与非门,内含两组4与非门 74LS20D 芯片管脚: 第一组:1,2,4,5输入6输出。 第二组:9,10,12,13输入8输出 74LS00D 芯片管脚:第一组:1,2输入3输出。 第二组:3、4输入6输出。 第三组:9、10输入8输出。 第四组:12、13输入11输出。

74LS20D

②与非门:74LS00D 四个2输入与非门内含四组2与非门

74LS00D

4、六十进制计数器的仿真设计与仿真的结果

4.1基本电路分析仿真设计:60进制计数器是由六进制计数器(十 位)和十进制计数器(个位)组成

⑴用74LS162D 等芯片组成十进制计数器 把十进制计数器当

成六十进制计数器的个位计数器,并且用译码显示管显现出来 (如图下图所示)

⑵用74LS160D 等芯片组成六进制器计数器 把六进制计数器 当 成六十进制计数器的十位计数器,并且用译码显示管显示出来 11

4.2 计数器电路的仿真的结果

以下两个仿真结果分别是计数器计数的仿真起点00和仿真终

点59,之后计数器会自动恢复原来的00起点继续进行循 环计数,并且进位输出灯X1会在59时发光。

12

计数器的状态转换图如下

13

5、总结 5.1心得体会

本设计原理简单,结构清晰,较为容易仿真成功。从本次课程设计中使我获益匪浅,首先使我对数电这门课程有了更深的体会,通过对60进制计数器的设计使我将以前所学的理论知识运用到实际中去,使用Multisim 软件进行仿真,使我找到了很多以前没有完全理解的知识,通过再次查找资料,我又学会了很多。本次课程设计也反映出很多问题,比如竞争—冒险现象是很常见的,并且消除此现象并不是很容易,尤其是对结构复杂的电路而言,往往消除了一处竞争—冒险现象,又产生了另一处,此问题需要我以后多加注意。

6、参考文献

[1]彭介华. 电子技术课程设计指导[M]. 北京:高等教育出版社,2002.6:23—42

[2]王传新. 电子技术基础——分析、调试、综合设计[M]. 北京:高

等教育出版社,2006.1:270—275

[3]阎石. 数字电子技术基础[M]. 第5版. 北京:清华大学出版社,2006.5:278—311

[4]康华光. 电子技术基础:数字部分[M]. 第4版. 北京:高等教育出版社,2000

14

15

《数字电子技术基础》

课程设计任务书

专 业: 16电气工程及其自动化 班 级: 专升本二班 学 号: 160732060 姓 名: 王冬 指导教师: 耿素军

二零一六年十二月二十七日

目录

1、计数器的概述···························································3 2、六十进制计数器····························································4 2.1设计要求··········································4 2.2设计方案框架图···········································4 3、六十进制计数器设计描述···········································5 3.1设计的思路···········································5 3.2设计的实现···········································7

4、六十进制计数器的仿真设计与仿真的结果······················10 4.1基本电路分析仿真设计··········································11 4.2 计数器电路的仿真的结果·····································12 5、心得体会·········································13 6、参考文献······························13

1、计数器概述

计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS 触发器、T 触发器、D 触发器及JK 触发器等。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器中对脉冲的计数等等。

在数字电子技术中应用的最多的时序逻辑电路。计数器不仅能用于对时钟脉冲计数,还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。但是并无法显示计算结果,一般都是要通过外接LCD 或LED 屏才能显示。 计数器的种类

1. 按照计数器中的触发器是否同时翻转分类,可将计数器分为同步计数器和异步计数器两种。 2. 按照计数过程中数字增减分类,又可将计数器分为加法计数器、减法计数器和可逆计数器,随时钟信号不断增加的为加法计数器,不断减少的为减法计数器,可增可减的叫做可逆计数器。

2、六十进制计数器 2.1设计要求

1) 频率为1HZ (相当于1秒钟计数一次) 2)在计数到60次时,以一种方式提示 3)有复位,暂停等功能

4)画出并实现自己设计的电路或仿真电路 5)写出设计报告。

(1)每隔99s ,计数器增1;能以数字形式显示时间。

(2)当定时器递增到59时,定时器会自动返回到00显示,然后继 计数过程中,X1即发光灯会显示进位信号。

(3)本设计主要芯片是两个74LS162同步十进制计数器,并且由

100HZ ,5V 电源供给。

续计时。整个

2.2方案框架图

使用1HZ 时钟信号作为计数器的时钟脉冲。根据设计基理可知,计数器初值为00,按递增方式计数,增到59时,再自动返回到00。此电路可以作为简易数字时钟的分钟显示。下图为60进制计数器的总体框图。

⑴六十进制计数器(个位)电路

本电路采用74LS162作为十进制计数器,它是一个具有同步清零、同步置数、可以保持状态不变的十进制上升沿计数器。功能表如下

连接方式如图1 :

⑵六十进制计数器(十位)电路 连接方法如图2 :

右图符号代表是。

图2.

⑶ 时钟脉冲电路(右上图)

⑷置数电路 (左下图

⑸译码显示电路 如下图所示:

3.2设计的实现 ⑴绘制原理图

⑵ 选定器件列表

①与非门:74LS20D 两个4输入与非门,内含两组4与非门 74LS20D 芯片管脚: 第一组:1,2,4,5输入6输出。 第二组:9,10,12,13输入8输出 74LS00D 芯片管脚:第一组:1,2输入3输出。 第二组:3、4输入6输出。 第三组:9、10输入8输出。 第四组:12、13输入11输出。

74LS20D

②与非门:74LS00D 四个2输入与非门内含四组2与非门

74LS00D

4、六十进制计数器的仿真设计与仿真的结果

4.1基本电路分析仿真设计:60进制计数器是由六进制计数器(十 位)和十进制计数器(个位)组成

⑴用74LS162D 等芯片组成十进制计数器 把十进制计数器当

成六十进制计数器的个位计数器,并且用译码显示管显现出来 (如图下图所示)

⑵用74LS160D 等芯片组成六进制器计数器 把六进制计数器 当 成六十进制计数器的十位计数器,并且用译码显示管显示出来 11

4.2 计数器电路的仿真的结果

以下两个仿真结果分别是计数器计数的仿真起点00和仿真终

点59,之后计数器会自动恢复原来的00起点继续进行循 环计数,并且进位输出灯X1会在59时发光。

12

计数器的状态转换图如下

13

5、总结 5.1心得体会

本设计原理简单,结构清晰,较为容易仿真成功。从本次课程设计中使我获益匪浅,首先使我对数电这门课程有了更深的体会,通过对60进制计数器的设计使我将以前所学的理论知识运用到实际中去,使用Multisim 软件进行仿真,使我找到了很多以前没有完全理解的知识,通过再次查找资料,我又学会了很多。本次课程设计也反映出很多问题,比如竞争—冒险现象是很常见的,并且消除此现象并不是很容易,尤其是对结构复杂的电路而言,往往消除了一处竞争—冒险现象,又产生了另一处,此问题需要我以后多加注意。

6、参考文献

[1]彭介华. 电子技术课程设计指导[M]. 北京:高等教育出版社,2002.6:23—42

[2]王传新. 电子技术基础——分析、调试、综合设计[M]. 北京:高

等教育出版社,2006.1:270—275

[3]阎石. 数字电子技术基础[M]. 第5版. 北京:清华大学出版社,2006.5:278—311

[4]康华光. 电子技术基础:数字部分[M]. 第4版. 北京:高等教育出版社,2000

14

15


相关文章

  • 三位二进制减法计数器的设计
  • 目录 1设计目的与作用 . .......................................................................................................... ...查看


  • 任意进制计数器的设计
  • 任意进制计数器的设计 [摘 要]计数器集成芯片一般有4位二进制.8位二进制或十进制计数器,而在实际应用中,往往需要设计一个任意N 进制计数器,本文给出它的设计方法和案例. [关键词]计数器:清零 一. 利用反馈清零法获得计数器 1 集成计数 ...查看


  • 数电课程设计数字电子时钟的实现
  • 课 程 设 计 报 告 设计题目:数字电子时钟的设计与实现 班 级: 学 号: 姓 名: 指导教师: 设计时间: 摘 要 钟表的数字化给人们生产生活带来了极大的方便,大大的扩展了原先钟表的报时.诸如,定时报警.按时自动打铃.时间程序自动控制 ...查看


  • 电子计时器
  • 秒表计时器 设计要求: 1.显示分辨率为1s /100,外接系统时钟频率为100KHz . 2.计时最长时间为1h ,六位显示器,显示时间最长为59m59.99s . 3.系统设置启/停键和复位键.复位键用来消零,做好计时准备.启/停键是控 ...查看


  • 数电课程设计之数字钟
  • 课程设计任务书 学生姓名: XXX 专业班级: 指导教师: 工作单位: 题 目: 多功能数字钟电路设计 初始条件:74LS390,74LS48,数码显示器BS202各6片,74LS00 3片,74LS04,74LS08各 1片,电阻若干,电 ...查看


  • 数字钟课程设计
  • 摘 要 本次课程设计的主题是数字电子钟.干电路系统由秒信号发生器."时.分.秒"计数器.显示器.整点报时电路组成.秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,这里用多谐振荡器加分频器来实现.将标准秒信号送 ...查看


  • 数字钟电路的设计
  • 第一章 摘要 随着计算机.电子技术的发展,电子技术的应用领域越来越广,电子设备的种类也越来越多,电子设备与人们的工作.生活的关系日益密切.电子技术是根据电子学的原理,运用电子器件设计和制造某种特定功能的电路以解决实际问题的科学,包括信息电子 ...查看


  • 数电课程设计电子时钟
  • 数字电子钟设计 摘 要 数字钟被广泛用于个人家庭, 车站, 码头.办公室等公共场所, 成为人们日常生活中的必需品.由于数字集成电路的发展和石英晶体振荡器的广泛应用, 使得数字钟的精度, 运用超过老式钟表, 而且大大地扩展了钟表原先的报时功能 ...查看


  • 数电课程设计数字钟
  • 洛阳理工学院 程 设 计 课程名称 数字电子技术 课题名称 多功能数字钟 专 业 电器工程及其自动化 班 级 学 号 姓 名 指导教师 年 月 日 课 洛阳理工学院学院 课 程 设 计 任 务 书 课程名称 数字电子技术 题 目 多功能数字 ...查看


热门内容